Morrison & Foekster 492322014200 10/686788 203-760-7700

日本国特許庁

JAPAN PATENT OFFICE

別紙添付の書類は下記の出願書類の謄本に相違ないことを証明する。 This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

Date of Application:

2003年 9月 8日

出 願 番 号 Application Number:

PCT/JP03/11419

出 願 人 Applicant (s):

三洋電機株式会社

浅野 哲郎

榊原 幹人

平井 利和

2003年10月23日

特許庁長官 Commissioner, Japan Patent Office 今井康



受理官庁用写し

特許協力条約に基づく国際出願

出願人は、この国際出願が特許協力条約に従って処

国際出願番号	受理官庁記入欄 —————
国际山原备号	PCT/JP03/11419
国際出願日	08.09.03
(受付印) PCT 日	International Application 本 国 特 許 庁

理されることを請求する。	日本国	特 許 庁
	出願人又は代理人の各類記号 (希望する場合、最大12字) F103	0 5 6 9 WO 0 0
第I欄 発明の名称		
 保護素子		
	•	
第 II 欄 出願人 この欄に記載した者は、発明者でもある	ర.	
氏名(名称)及びあて名:(姓・名の順に記載;法人は公式の完全な名称を記載;	あて名は郵便番号及び国名も記載)	電話番号:
三洋電機株式会社		06-6994-3644
SANYO ELECTRIC CO., L		ファクシミリ番号: 06 — 6994 — 3406
│ 〒570-8677 日本国大阪府守口市京阪 │ 5-5、Keihanhondori 2-c	- · · · - · · · · · · · · · · · · · · ·	加入電信番号:
Moriguchi—shi, Osaka	· · · · · · · · · · · · · · · · · · ·	•
Japan		出願人登録番号:
	E所 (国名): 日本国 JAPAN	
相と国にういての山麓人である:	徐くすべての指定国 米国のみ	追記欄に記載した指定国
第Ⅲ欄 その他の出願人又は発明者		
氏名(名称)及びあて名:(姓・名の順に記載;法人は公式の完全な名称を記載;	あて名は郵便番号及び国名も記載)	この欄に記載した者は 次に該当する:
│浅野 哲郎 ASANO Tetsuro │〒370−0536 日本国群馬県邑楽郡大泉[TT士*↓106— 27	出願人のみである。
106-27, Furugori, Oiz		✔ 出願人及び発明者である。
Ora-gun, Gunma, 370-0		
		受明者のみである。 (ここに <i>レ印を付したときは、</i> 以下に犯入しないこと)
	ŀ	出願人登録番号:
国籍(国名): 日本国 JAPAN 住	新 (国名): 日本国 JAPAN	1
この欄に記載した者は、次の 指定国についての出願人である: すべての指定国 米国を	余くすべての指定国 🗸 米国のみ	追配欄に記載した指定国
✔ その他の出願人又は発明者が統葉に記載されている。		
第IV欄 代理人又は共通の代表者、通知のあて	名	
次に記載された者は、国際機関において出願人のために行動する:)代表者
氏名(名称)及びあて名:(姓・名の順に記載;法人は公式の完全な名称を記載;	あて名は郵便番号及び国名も記載)	電話番号:
》弁理士 岡田 敬 OKADA Kei	· ,	0276-33-7651
〒373-0842 日本国群馬県太田市細谷		ファクシミリ番号: 0276-33-7654
170-1, Hosoya-cho, Ota	-shi,	加入館信番号:
Gunma 373-0842 Japan		
		代理人登録番号:
通知のためのあて名:代理人又は共通の代表者が選任されておらず、上記枠件	内に特に通知が送付されるあて名 を記載してい	いる場合は、レ印を付す。

様式PCT/RO/101 (第1用紙) (2001年3月版)

												2	2							TI:
	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠		٠					5

	第Ⅲ欄の続き その他の出願人又は発明者		
	この続菜を使用しないとき	は、この用紙を願書に含めないこと。	
	KA (名称) 及びあて名: (姓・名の順に記載; 法人は公式の完全な名称を配 榊原 幹人 SAKAKIBARA Mik 〒360-0204 日本国埼玉県大里郡妻 21-1-315, Cyuo, Menum Osato-gun, Saitama, Japan	<i>載; あて名は第便番号及び国名も記職)</i> i t o 沼町中央21-1-315 n a -machi,	この網に記録した者は 太に該当する: 出額人のみである。 出額人及び発明者である。 発明者のみである。 (ここにレ印を付したときは、 以下に起入しないこと)
			出願人登録番号:
	国籍(国名): 日本国 JAPAN	^{住所(国名)} : 日本国 JAPAN	
1		を除くすべての指定国 🗸 米国のみ	連託欄に記載した指定国
	RA (名称) 及びあて名: (姓・名の順に記載; 法人は公式の完全な名称を記録 平井 利和 HIRAI Toshikaz 〒370-0523 日本国群馬県邑楽郡大皇 986-5, Yoshida, Oizur Oraーgun, Gunma, 370-1	u 泉町吉田986-5 mi-machi,	この欄に配吸した者は 次に該当する: 出願人のみである。 出願人及び筦明者である。 発明者のみである。 (ここにレロを付したときは、 以下に記入しないこと)
	日本には、アイでの日本の人である。	住所(国名): 日本国 JAPAN を除くすべての指定国 レ 米国のみ	違配欄に配載した指定国
	氏名(名称)及びあて名: (姓・名の順に配職;法人は公式の完全な名称を配無	は; あて名は鄭便番号及び国名も記職)	この欄に記載した者は 次に該当する: 出願人のみである。 出願人及び発明者である。 発明者のみである。 (ここにレ印を付したときは、 以下に記入しないこと) 出願人登録番号:
	国籍 <i>(国名)</i> :	住所(国名):	
L	1元宣化 2. (の出版人である・	を除くすべての指定園 米国のみ	違配綱に記載した指定国
	天名(名称)及びあて名: (姓・名の順に配職;法人は公式の完全な名称を配繳	は;あて名は郵便番号及び国名も記載)	この欄に記載した者は 次に該当する: 出願人のみである。 出願人及び発明者である。 発明者のみである。 (ここにレ印を付したときは、 以下に記入しないこと)
	国籍(国名):	住所(固名):	·
	記述にがての品類人である。	を除くすべての指定国 米国のみ	追記欄に記載した指定園
	その他の出類人又は発明者が他の統策に記載されている。	•	

_.....頁 国の指定 第V欄 (該当する口にレ印を付すこと;少なくとも1つの口にレ印を付すこと)。 規則 4.9(a)の規定に基づき次の指定を行う。ほかの種類の保護又は取扱をいずれかの指定国(又は CAPI)で求める場合には追記調に記載する。 広域特許 ARIPO特許: GHガーナ Ghana, GMガンビア Gambia, KEケニア Kenya, LSレソト Lesotho, ØΑΡ MWマラウイ Malawi、 M Z モザンビーク Mozambique、 S D スーダン Sudan、 S L シエラレオネ Sierra Leone、 S Zスワジランド Swaziland,T Zタンザニア United Republic of Tanzania,U G ウガンダ Uganda,Z M ザンピア Zambia, ZWジンバブエZimbabwe、及びハラレプロトコルと特許協力条約の締約国である他の国(他の種類の保護又は取り扱いを求める場合 には点線上に記載する) 回EA ユーラシア特許: AMアルメニアArmenia, AZアゼルバイジャンAzerbaijan, BYベラルーシBelarus, K Gキルギスタン Kyrgyzstan,K Z カザフスタン Kazakhstan,M D モルドバ Republic of Moldova,R Uロシア Russian Federation, T J タジキスタン Tajikistan, T M トルクメニスタン Turkmenistan,及びユーラシア特許条約と特許協力条約の 締約国である他の国 回EP ヨーロッパ特許:ATォーストリア Austria,BEベルギーBelgium,BGブルガリア Bulgaria,CH and LI スイス及びリヒテンシニタイン Switzerland and Liechtenstein, C Y キプロス Cyprus, C Z チェニ Czech Republic, D E ドイ ツ Germany, D Kデンマーク Denmark, E E エストニア Estonia, E S スペイン Spain, F I フィンランド Finland, F R フランス France, G B 英国 United Kingdom, G R ギリシャ Greece, H U ハンガリー Hungary, I E アイルランド Ireland, I Tイタリア Italy, L Uルクセンブルク Luxembourg, MCモナ= Monaco, NLオランダ Netherlands, PTポルトガル Portugal, ROルーマニアRomania, SEスウェーデンSweden, SIスロベニアSlovenia, SKスロバキアSlovakia, TR トルコ Turkey, 及びヨーロッパ特許条約と特許協力条約の締約国である他の国 〇 A P I 特許: B F ブルキナファソ Burkina Faso, B J ベナン Benin, C F 中央アフリカ Central African Republic, C G コンゴ共和国 Congo, C I コートジボワール Côte d'Ivoire, C Mカメルーン Cameroon, G Aガボン Gabon, G N ギニア Guinea, G Q 赤道ギニア Equatorial Guinea, G W ギニア・ビサウ Guinea-Bissau, M L マリ Mali, M R モーリタニア Mauritania, N E ニジェール Niger, S N セネガル Senegal, T D チャド Chad, T G トーゴ Togo, 及びアフリカ知的所有権機構のメンバー 国であり特許協力条約の締約国である他の国*(他の種類の保護又は取り扱いを求める場合には点線上に配載する).....* 国内特許(他の種類の保護又は取り扱いを求める場合には点線上に記載する) 図AEアラブ首長国連邦 ☑ G H ガーナ Ghana
☑ O Mオマーン Oman United Arab Emirates 🗹 G M ガンピア Gambia ☑ P Gパプアニューギニア Papua New ☑ A Gアンティグア・バーブーダ ☑ H R クロアチア Croatia Guinea Antigua and Barbuda ☑ H UハンガリーHungary..... ☑ P Hフィリピン Philippines..... ☑ A L アルバニア Albania ☑ I Dインドネシア Indonesia ☑ P L ポーランド Poland..... ☑ A Mアルメニア Armenia...... ☑ I Lイスラエル Israel.... ☑ P T ポルトガル Portugal...... ☑ A Tオーストリア Austria...... ☑ I NインドIndia..... ☑ R Oルーマニア Romania ☑ A U オーストラリア Australia..... ☑ I S アイスランド Iceland 図RUロシアRussian Federation..... ☑ A Z アゼルバイジャン Azerbaijan ☑ J P 日本 Japan..... ☑ S C セーシェル Seychelles ☑ B A ボスニア・ヘルツェゴビナ Bosnia ☑ K G キルギスタン Kyrgyzstan and Herzegovina.

② K P 北朝鮮

② S G シンガポール Singapore 図BBバルバドスBarbados ☑ B Gブルガリア Bulgaria..... ☑ K R 韓国 Republic of Korea....
☑ S L シエラレオネ Sierra Leone ☑ K Z カザフスタン Kazakhstan..... ☑ S Y シリア・アラブ Syrian Arab Republic ☑ B R ブラジル Brazil..... ☑ B Yベラルーシ Belarus I T J タジキスタン Tajikistan ☑ L Cセントルシア Saint Lucia..... ☑ B ZベリーズBelize..... ☑ L Kスリランカ Sri Lanka ☑ TMトルクメニスタン Turkmenistan ☑ C Aカナダ Canada ☑ L Rリベリア Liberia 図 T Nテュニジア Tunisia ☑ C Hand L I スイス及びリヒテンシュタイン ☑ L S レソトLesotho..... ☑ T R トル= Turkey..... Switzerland and Liechtenstein ☑ L Tリトアニア Lithuania ☑ T Tトリニダード・トバゴ ☑ C N 中国 China..... ☑ L Uルクセンブルク Luxembourg ☑ C ○ =ロンビア Colombia..... Trinidad and Tobago ☑ L Vラトビア Latvia 図 C R コスタリカ Costa Rica...... 図M Aモロッコ Morocco..... ☑ T Z タンザニア...... United Republic of Tanzania ☑ C Uキューハ Cuba...... ☑ M D モルドバ Republic of Moldova ☑ C Z f = Czech Republic.... ☑ U A ウクライナ Ukraine...... ☑ D E ドイツ Germany..... ☑ M G マダガスカル Madagascar ☑ U G ウガンダ Uganda..... ☑ D Kデンマーク Denmark..... ☑ U S 米国 United States of America ☑MKマケドニア旧ユーゴスラビア ☑ DMドミニカ Dominica 共和国 The former Yugoslav Republic of ☑ U Z ウズベキスタン Uzbekistan...... ☑ D Z アルジェリア Algeria..... Macedonia ☑ ∨ ○セントビンセント及びグレナ ☑ E Cエクアドル Equador..... ☑ MNモンゴル Mongolia ディ・ン 諸 島 Saint Vincent and the ☑ E E エストニア Estonia..... ☑ MWマラウイ Malawi..... Grenadines ☑ E S スペイン Spain..... ☑ M X メキシコ Mexico.... ☑ V Nベトナム Viet Nam ☑ F I フィンランド Finland..... ☑ M Z モザンビーク Mozambique..... ☑ Y Uセルビア・モンテネグロ Serbia and 区 G B 英国 United Kingdom ☑ N I ニカラグア Nicaragua Montenegro..... ☑ G D グレナダ Grenada ☑ N OノルウェーNorway ☑ Z A南アフリカ共和国 South Africa ☑ G E グルジア Georgia..... ☑ N Z ニュージーランド New Zealand ☑ Z Mザンビア Zambia ☑ Z Wジンバブエ Zimbabwe..... 以下の口は、この様式の施行後に特許協力条約の締約国となった国を指定するためのものである。

指定の確認の宣言: 出願人は、上記の指定に加えて、規則 4.9(b)の規定に基づき、特許協力条約の下で認められる他の全ての国の指定を行う。但し、追記欄にこの宣言か ら除く旨の表示をした国は、指定から除かれる。出願人は、これらの追加される指定が確認を条件としていること、並びに優先日から15月が経過する前にその確認が なされない指定は、この期間の経過時に、出願人によって取り下げられたものとみなされることを宣言する。*(指定の確認は、指定を特定する通知の提出と指定手致料及* び確認手数料の納付からなる。この確認は、優先日から15月以内に受理官庁へ提出しなければならない。)

□.....

													4	Ļ												z
•	•	٠	•	•	٠	٠	٠	٠	٠	٠	•	٠	٠		٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	,,

以下の先の出願に基づ	く優先権を主張する・			
先の出額日	先の出頭番号		the court	
(日. 月. 年)		国内出願:パリ条約同盟国名又は	先の出額 	T
(1)		WTO 加盟国名	広域出額:※広域官庁名	国際出願: 受理官庁名
09.09.02	特願 2002-262844	日本国 Japan	_	
(3)				
(4)				
(5)				
他の優先権の主	- 張(先の出願)が追記欄に	L		
上記の先の出願(ただし	、本国際出願の受理官庁に対し 特許庁の長官) に対して請求す	て出願されたものに限る)のうち、以下	のものについて、出願書類の認証的	本を作成し国際事務局へ送付する
ことを、気型部庁(日本国	特計庁の長官)に対して請求す 	· ō		
ンすべて	憂先権(1) 優先権(2) 優先権(3) 優先権	雀(4)	その他は追記欄参照
* 先の出願がAR I P O 出 表示しなければならない	願である場合には、当該先の出 (規則 4.10(b)(ii)):	頭を行った工業所有権の保護のためのパ	リ条約同盟国若しくは世界貿易機関	の加盟国の少なくとも1ヶ国を
第VII欄 国際調查技	幾関			
記載。)	ISA) の選択 (2	以上の国際調査機関が国際調査を実	施することが可能な場合、いす	"れかを選択し二文字コードを
ISA/JP	••••••	·····	•••••••••••••••••••••••••••••••••••••••	
先の調査結果の 出願日(日.月		査の照会(先の調査が、国際調査 出願番号	産機関によって既に実施又は請 国名(又は広域官庁名	
第1277 第127 第127 第127 第127 第127 第127 第127				
この出願は以下の 申 立	こてを含む。(下記の該当す	「る欄をテェックし、右にそれぞれの	皇立て数を記載)	申立て数
第VIII欄(i)	発明者の特定に関	する申立て	: -	
┏ 第Ⅷ櫚(ii)	出願し及び特許を 出願人の資格に関	・与えられる国際出願日に する申立て	における : -	1
第VII欄(iii)	先の出願の優先権 出願人の資格に関	を主張する国際出願日に 引する申立て	こおける	
タ 第VII欄(iv)	発明者である旨の (米国を指定国と		; ; ; <u>-</u>	1
	不利にならない解	・ 開示又は新規性喪失の例タ	トに関する阜立 :	

第四欄(ii) 出願し及び特許を与えられる国際出願日における出願人の資格に関する申立て

申立ては実施細則第 212 号に規定する標準文書を使用して作成しなければならない。第四編と同編(i)~(v)の編号の総論部分、 及び本頁に特有の事項について第四編(ii)の編号を参照。この欄を使用しないときは、この用紙を類番に含めないこと。

出類し及び特許を与えられる国際出額日における出額人の資格に関する申立て(規則 4.17(iv)に基づく申立てに該当しない場合)(規則 4.17(ii)及び 51 の 2.1(a)(ii))本国際出願に閏し。

以下の事実により、 三洋電機株式会社 は、出願し及び特許を与えられる資格を有している。

03.09.05付けで、浅野哲郎 と 三洋電機株式会社 との間に締結された契約本申立ては、米国を除くすべての指定国 のためになされたものである。

本国際出願に関し、

以下の事実により、 三洋電機株式会社 は、出願し及び特許を与えられる資格を有している。

03.09.05付けで、榊原幹人 と 三洋電機株式会社 との間に締結された契約本中立ては、米国を除くすべての指定国 のためになされたものである。

本国際出願に関し、

以下の事実により、三洋電機株式会社は、出願し及び特許を与えられる資格を有している。

03.09.05付けで、平井利和 と 三洋電機株式会社 との間に締結された契約本中立ては、米国を除くすべての指定国 のためになされたものである。

この申立ての続葉として「第忸欄(ii)の続き」がある

第四綱 (iv) 発明者である旨の申立て (米国を指定国とする場合)

中立ては実施細則第 214 号に規定する以下の標準文章を使用して作成しなければならない。第四欄と同欄(i) \sim (v)の備考の総論部分、 及び本頁に特有の事項について第四欄(iv)の備考を参照。この欄を使用しないときは、この用紙を顧客に含めないこと。

発明者である旨の申立て (規則 4.17(iv)及び 51 の 2.1(a)(iv)) (米国を指定国とする場合)

私は、特許請求の範囲に記載され、かつ特許が求められている対象に関して、自らが最初、最先かつ唯一の発明者である(発明者が1名しか記載 されていない場合)か、あるいは共同発明者である(複数の発明者が記載されている場合)と信じていることを、ここに申し立てる。

本申立ては、本書がその一部をなす国際出願を対象と	したものである (出願時に申立てを提出する場合)。
本申立ては、国際出願 PCT/	を対象としたものである (規則 26 の 3 に従って申立てを提出する場合)。
上記出願の願昏において王張する俊先権を特定し、かつ、	、かつ内容を理解していることを、ここに表明する。私は、PCT 規則 4.10 の規定に従い、 、「先の出願」という見出しの下に、出願番号、国名又は世界貿易機関の加盟国名、出願日、 も一国を指定している PCT 国際出願を含め、優先権を主張する本出願の出願日よりも前の 明証の出願をすべて特定している。
先の出願 : 	
私は、連邦規則法典第37編規則1.56(37 C.F.R. § 1.6 こに承認する。さらに、一部継続出願である場合、先の いて開示義務があることを承認する。	56) に定義された特許性に関し重要であると知った情報について開示義務があることを、こ 出願の日から一部維続出願の PCT 国際出願日までの間に入手可能になった重要な情報につ
故意に虚偽の原述などを行った場合は、米国法典第 18 編	あり、かつ情報と信念に関する陳述が真実であると信じることをここに申し立てる。 さらに、 3第 1001 条に基づき、罰金、拘禁、又はその両方により処罰され、またそのような故意によ かなる特許についても、その有効性を危うくすることを理解した上で陳述が行われたことを、
氏名: 浅野哲郎	
住所:	
(都市名、米国の州名 (該当する場合) 又は国名)	
郵便のあて名:〒370-0536 日本	国群馬県邑楽郡大泉町古氷106-27
_{国籍:} 日本国 Japan	
第明者の署名:	日付: 03.09.05
(国際出願の願書に発明者の署名がない場合や、規則 26 て国際出願の出願後に申立ての補充や追加がなされた場	
理人ではなく、発明者のものでなければならない。)	7日。名石は八 と四所山嶼の山嶼仮に中立(の補元で追加がよされた場合)
_{5名:} 神原 幹人	
_{生所:} 大里郡 埼玉県 日本国	
(都市名、米国の州名 (該当する場合) 又は国名)	

郵便のあて名: 〒360-0204 日本国埼玉県六旦郡妻沼町中央21-1-315

国籍: 日本国 Japan

発明者の署名:

(国際出願の願書に発明者の署名がない場合や、規則26の3に基づい て国際出願の出願後に申立ての補充や追加がなされた場合。署名は代 理人ではなく、発明者のものでなければならない。)

日付: 03. 09. 05

(国際出願の願書に発明者の署名がない場合や、規則26の3に基づい て国際出願の出願後に申立ての補充や追加がなされた場合)

この申立ての続葉として「第VII捌(iv)の続き」がある

第Ⅷ攔(i)∼(v)の続き 申立て

第四欄(i) \sim (v)の紙面が不足する場合(同欄(iv)において2人以上の発明者を記載する場合を含む)、「第四欄…((i) \sim (v)の番号を記載)の続き」としたうえ、当該申立てと同様に必要事項を記載する。2以上の申立てにおいて紙面不足がある場合、それぞれに別々の欄を使用する。この追記欄を使用しないときは、この用紙を類掛に含めないこと。

第垭欄(iv)の続き

氏名 平井利和

住所 邑楽郡 群馬県 日本国

郵便のあて名 〒370-0523 日本国群馬県邑楽郡大泉町吉田986-5

国籍 日本国 Japan

発明者の署名 平井 利和 日付 03.09.05

.第IX欄 照合欄;出願の言	言語		
この国際出願は次のものを含む。		この国際出願には、以下にチェックしたものが添付されている。	
(a) 紙形式での枚数 願咎(申立てを含む)	8 枚		数
明細魯(配列表または配列表	-	1. 🗸 手数料計算用紙	: 1
に関連する表を除く)…	36 枚	▶ 対付する手数料に相当する特許印紙を貼付した香面	: 1
請求の範囲	5 枚	▶ 国際平務局の口座への扱込を証明する書面	: <u>1</u>
要約書	1 枚	2. 個別の委任状の原本	:
図面	26 枚	3. 包括委任状の原本	:
小,計	枚	4. 包括委任状の写し (あれば包括委任状番号)	
配列表	0 枚	5. 記名押印(署名)の欠落についての説明書	·
配列表に関連する表 (いずれも、紙形式での出節の場合はその枚数	0 枚	6. 優先権啓類(上配第 欄の()の番号を記載する):	:
(***リれも、最形式での面配の場合はその収数 コンピュータ読み取り可能な形式の有無を問。 下記(C)参照)			:
合 計	76 枚		:
(b) コンピュータ読み取り可能な形式	のみの	8. 寄託した微生物又は他の生物材料に関する魯面	:
(実施細則第 801 号(a)(i)) (i) 配列表	!	9. ロンピュータ読み取り可能な配列表 (戦体の和値と枚数も表示する)	
(ii) 配列表に関連する表		(i) 規則 13 の 3 に基づき提出する国際調査のための写し (国際出願の一部を構成しない)	· .
(C) コンピュータ読み取り可能な形式	と同一の	(ii) (左腕(b)(i)又は(C)(i)にレ印を付した場合のみ) 規則 13 の 3 に基づき提出する国際調査のための写しを含む追加的写し	:
(実施細則第 801 号(a)(ii)) (i) 配列表		(iii) 国際調査のための写しの同一性、又は左欄に記憶した配列扱を含む写しの同一性についての陳述母を添付	:
(ii) 配列表に関連する表	1	10. コンピュータ銃み取り可能な配列表に関連する表(低体の報報と枚数も表示する)	:
媒体の種類(フレキシプルディスク、CD-ROM、C	、 D-R、その他)	(i) 実施細則第802 号もの4に基づき提出する国際調査のための写し (国際出願の一部を構成しない)	:
と枚数 配列表		(ii) (左欄の)(ii)又は(の)(ii)にレ印を付した場合のみ) 実施細則第802 号もの4に基づき提出する国際調査のための写しを含む追加的写し	:
配列表に関連する表		(iii) 国際調査のための写しの同一性、又は左側に記載した、配列表に関連した表を含む写しの同一性についての陳述書を添付	
(追加的写しは右欄9. (ii)または 10(i 	i)に記載) 	11. その他(容類名を具体的に配載):	
要約書とともに提示する図面: 第 1	2図	本国際出願の言語:日本語	
第X欄 出願人、代理人又に	は共通の代	表者の記名押印	
各人の氏名(名称)を配載し、その次に押	抑する。		
岡田 敬 《記書	 @.	: :	
	LE.		
· •			
•			
		受理官庁記入欄	
1. 国際出願として提出された書類の実際	の受理の日	08.09.03	<u>:</u>
3. 国際出願として提出された書類を補完 その後期間内に受理されたものの実際		面であって	
4. 特許協力条約第11条(2)に基づく	必要な補完の期	間内の受理の日	
5. 出願人により特定された 国際調査機関 IS 2	A/JP	6. 調査手数料未払いにつき、国際調査機関に 調査用写しを送付していない。	
記録原本の受理の日:		一 国際事務局記入欄 ————————————————————————————————————	

明 細 書

保護素子

発明の属する技術分野

本発明は、保護素子に関し、特に被保護素子の高周波特性を劣化させずに静電破壊電圧を大幅に向上させる保護素子に関する。

従来の技術

第11図に、接合または容量を有する半導体装置の等価回路図を示す。

第11図(A)は、GaAsMESFET、第11図(B)は、バイポーラトランジスタ、第11図(C)は、MOSFETを示す等価回路図である。

このように、どのような半導体デバイスも、静電破壊電圧を考えるとき、図の如くダイオード、容量、抵抗(高周波デバイスの場合はインダクタを含むこともある)から構成される等価回路で表現できる。

また、このダイオードは、PN接合やショットキ接合を表す。例えばGaAs MESFETのダイオードはショットキーバリアダイオードであり、バイポーラ トランジスタのダイオードはPN接合ダイオードである。

従来の半導体装置において、一般に静電気からデバイスを保護するには、静電破壊しやすいPN接合、ショットキ接合、容量を含むデバイスに、静電破壊保護 ダイオードを並列に接続するという手法が考えられる。

発明が解決しようとする課題

上述の如く、一般に静電気からデバイスを保護するには、静電破壊しやすい、 PN接合、ショットキ接合、容量を含むデバイスに、静電破壊保護ダイオードを 並列に接続するという手法が考えられる。しかし、マイクロ波デバイスにおいて は、保護ダイオードを接続することによる寄生容量の増加が、高周波特性の劣化 を招き、その手法を取ることができなかった。

このため、これらのマイクロ波通信用デバイスは、他の音響用、映像用、電源用デバイスと異なり、これらのデバイスに内在するショットキ接合容量またはPN接合容量、ゲートMOS容量が小さく、それらの接合が静電気に弱いという問題があった。また、マイクロ波集積回路に集積化される容量も容量値が小さく、絶縁破壊に弱いという問題があった。

課題を解決するための手段

本発明は上述した諸々の事情に鑑み成されたもので、第1に、第1の高濃度不純物領域と、第2の高濃度不純物領域と、前記第1および第2の高濃度不純物領域の間に当接して配置された絶縁領域とを有し、前記第1および第2の高濃度不純物領域を2端子として、PN接合またはショットキ接合を有する被保護素子の2端子間に並列に接続し、前記被保護素子の2端子間に印加される静電エネルギーを前記第1および第2の高濃度不純物領域間で放電させ、前記静電エネルギーを減衰させることにより解決するものである。

第2に、第1の高濃度不純物領域と、第2の高濃度不純物領域と、前記第1および第2の高濃度不純物領域の間に当接して配置された絶縁領域とを有し、前記第1および第2の高濃度不純物領域を2端子として、容量を構成する被保護素子の2端子間に並列に接続し、前記被保護素子の2端子間に印加される静電エネルギーを前記第1および第2の高濃度不純物領域間で放電させ、前記静電エネルギーを減衰させることにより解決するものである。

発明の実施の形態

以下に本発明の実施の形態を第1図から第10図を用いて詳細に説明する。 第1図は保護素子を示す概要図である。

本明細書における保護素子200とは、図の如く、近接する第1の高濃度不純物領域201と第2の高濃度不純物領域20202端子間に絶縁領域203を配

置した素子である。第1および第2の高濃度不純物領域・201、202は、基板201にイオン注入及び拡散により設けられる。本明細書においては、以降これら高濃度不純物領域を、第1N+型領域201、第2N+型領域202として説明する。第1および第2N+型領域201、202は、静電エネルギーを通せる距離、例えば4μm程度離間して設けられ、その不純物濃度は、共に1×10¹²cm³3以上である。また、第1および第2N+型領域201、202の間には絶縁領域203が当接して配置される。ここで、絶縁領域203とは、電気的に完全な絶縁ではなく、半絶縁性基板の一部203a、または基板201に不純物をイオン注入して絶縁化した絶縁化領域203トである。また、絶縁領域203の不純物濃度は、1×10¹⁴cm⁻³以下程度、抵抗率は、1×10³Ωcm以上が望ましい。

絶縁領域 2 0 3 の両端に当接して高濃度不純物領域 2 0 1 、 2 0 2 を配置し、 2 0 0 高濃度不純物領域 2 0 1 、 2 0 2 の離間距離を 4 μ m程度にすると、 2 の高濃度不純物領域 2 0 1 、 2 0 2 がそれぞれ接続する被保護素子の 2 端子間に向かって外部より印加される静電エネルギーを、絶縁領域 2 0 3 を介して放電することができる。

この2つのN+型領域の離間距離4μmは、静電エネルギーを通すのに適当な 距離であり、10μm以上離間すると保護素子間での放電が確実でない。N+型 領域の不純物濃度および絶縁領域の抵抗値も、同様である。

通常のFET動作では静電気のように高い電圧が印加されることがないため、 4μ mの絶縁領域を信号が通ることは無い。またマイクロ波のような高周波でも同様に 4μ mの絶縁領域を信号が通ることは無い。従って通常の動作では、保護素子は特性に何ら影響を及ぼさないため、存在しないのと同じである。しかし静電気は瞬間的に高い電圧が印加される現象であり、そのときは 4μ mの絶縁領域を静電エネルギーが通り、高濃度不純物領域間で放電する。また絶縁領域の厚みが 10μ m以上になると、静電気にとっても抵抗が大きく放電しにくくなる。

これら、第1N+型領域201および第2N+型領域202を、被保護素子の

2つの端子間に並列に接続する。第1および第2N+型領域201、202はそのまま保護素子200の端子としてもよいし、更に金属電極204を設けても良い。

第2図および第3図に、金属電極204を設ける場合を示す。この金属電極204は、被保護素子である例えばMESFET100の端子と接続するボンディングパッド、またはボンディングパッドに接続する配線と接続する。第2図は、第1および第2N+型領域201、202とショットキ接合を形成する金属電極204である。ここでは便宜上、ショットキー接合の金属電極204s、オーミック接合の金属電極204。として説明する。

第2図(A)は、金属電極204sが、第1N+型領域201および/又は第2N+型領域202表面とショットキ接合を形成するものである。マスク合わせ精度及び両N+領域201、202の抵抗分を考慮し、絶縁領域203端部から0.1 μ mから5 μ m離間して、第1、第2N+型領域201、202表面に設けられる。5 μ m以上離間すると抵抗分が大きく静電気が通りにくくなる。金属電極204sは、第1、第2N+型領域201、202上のみに設けられても良いし、その一部が、半絶縁基板101に延在され基板表面とショットキ接合を形成しても良い。

また、第2図(B)、第2図(C)の如く、第1、第2N+型領域201、202上に、保護用室化膜などの縁膜膜205を介して金属電極204sを設けても良い。この場合、金属電極204sは半絶縁基板101上に延在され、基板101を介して第1、第2N+型領域201、202と接続することになる。更に第2図(D)の如く、両N+型領域201、202の上には金属層が設けられず、その外側の半絶縁基板101と金属電極204sがショットキ接合を形成する構造であってもよい。

第2図(B)、第2図(C)、第2図(D)の場合すべて、金属電極204sは 第1、および/又は第2N+型領域201、202とは直接接続されない。この

一方第3図には、第1及び/又は第2N+型領域とオーミック接合を形成する 金属電極204oを示す。

金属電極2040は、前記第1および/又は第2N+型領域201、202とオーミック接合を形成してもよい。半絶縁基板101と金属電極2040とはオーミック接合を形成することはできないので、この場合は隣接する基板101上に金属電極2040が延在することはない。金属電極2040は、被保護素子のボンディングパッド(またはボンディングパッドに接続する配線)120と接続させるが、オーミック接合の場合は、図の如く、他の金属層206を介して金属電極2040とパッド(または配線)120と接続させる。

オーミック接合の方がショットキ接合より抵抗分が小さく、静電気を通しやすい。その意味ではオーミック接合の方がショットキ接合より静電破壊からの保護効果は大きい。

しかしオーミック接合は、オーミック電極金属204oが深く基板内部まで拡散することが多く、高濃度層の深さ以上にオーミック電極金属204oが達すると、基板の半絶縁領域とオーミック電極金属204oが接触することになり、このときは逆に保護素子200自身が静電破壊しやすくなる。

例えば第1N+領域201、第2N+領域202ともオーミック接合による金属が設けられ、オーミック接合どうしの距離が10μmとして、オーミック電極金属204oがN+領域201、202の深さ以上に基板の半絶縁領域まで拡散していたとすると、N+領域の深さより深い部分ではオーミック接合一絶縁領域ーオーミック接合の構造ができており、この構造は静電エネルギーに弱いことが

わかっているため、このとき保護素子自身が静電破壊してしまう恐れが出てくる。 従ってオーミック電極金属204oがこれら2つのN+領域の深さ以上に基板 の半絶縁領域まで拡散してしまう場合は、ショットキ接合でなければならず、オ ーミック電極金属204oがN+領域の深さにまで達しない場合はオーミック接 合の方が保護効果が大きい。

また、第3図(B)の如く、保護素子200の2端子が共に同じ金属電極構造である必要はなく、第1および第2N+型領域が、それぞれ単独に、第2図および第3図に示す構造を有していても良い。更に一方の端子は金属電極204を有し、他方の端子は金属電極204を設けなくても良いが、抵抗分を小さくするため、できるだけ設けた方が良く、その分、保護効果が増す。

尚、これら金属電極204は、ボンディングパッドの一部またはボンディングパッドに接続する配線の一部であっても良く、後に詳述するがこれらを利用することで、保護素子200を接続することによるチップ面積の増大を防ぐことができる。

第4図は、保護素子の接続例を示す第1の実施形態であり、被保護素子として GaAs MESFETを例に説明する。第4図(A)は平面図、第4図(B)は 第4図(A)のA-A線断面図であり、第4図(C)は第4図(A)の等価回路 図である。

第4図(A)、第4図(B)のごとく、被保護素子100は、MESFETであり、半絶縁基板101であるGaAs表面に設けた動作層102とショットキ接合を形成するゲート電極105と、動作層102両端に設けた高濃度不純物領域からなるソース領域103およびドレイン領域104と、その表面にオーミック接合を形成するソース電極106およびドレイン電極107とを有する。ここで、各電極が接続する動作層102、ソースおよびドレイン領域103、104をFETの動作領域108と称し、第4図(A)では破線で示す。

本明細書においては、FET動作領域108内のゲート電極105、ソース電極106、ドレイン電極107は、ゲート配線112、ソース配線113、ドレ

イン配線114を介してゲートパッドGP、ソースパッドSP、ドレインパッド DPとそれぞれ接続する、とする。また、ゲート配線112、ソース配線113、 ドレイン配線114が集束し、対応する各パッドに至る部分をゲート端子G、ソ ース端子S、ドレイン端子Dと称する。

端子について、ここでの図示は省略するが、被保護素子100に、ゲートパッドGP、ソースパッドSP、ドレインパッドDPすべてを具備していなくてもよく、パッドは配置されていないが端子は存在する場合を含むとする。例えば、2個のFETを集積化した2段アンプMMICにおいては、前段FETのドレインと後段FETのゲートには、パッドは存在しないが端子は存在する、というような場合である。

各配線112、113、114は金属配線に限らず、N+層による抵抗なども含む。また動作領域108内の各電極に対応する各ボンディングパッドSP、DP、GPは、一様な配線だけにより接続しているとは限らず、配線途中に抵抗や容量、インダクタなどが挿入されている場合も含む。すなわちDC、AC、高周波、何らかの電気的信号が、各動作領域内108の電極と相当する各ボンディングパッドの間を伝わる、すべての場合を含むとする。

ここでは一例として、ゲート電極105、ソース電極106およびドレイン電極107はそれぞれ金属配線112、113、114により延在されゲートパッドGP、ソースパッドSP、ドレインパッドDPと接続する。

MESFETにおいては、ゲートショットキ接合容量の小さいゲート端子Gーソース端子S間またはゲート端子Gードレイン端子D間に、ゲート端子G側をマイナスにしてサージ電圧を印加する場合が最も静電破壊に弱い。この場合、動作領域108と動作領域108表面に設けられたゲート電極105との界面に形成されるショットキバリアダイオード115に対して逆バイアスに静電気が印加される状態となる。

第4図(B)、第4図(C)の如く、GaAsMESFET100において、 静電破壊電圧を考えるときはゲートショットキ接合は逆バイアス状態である。つ まり、そのときの等価回路はゲート端子G-ソース端子S間およびゲート端子G-ドレイン端子D間に、ショットキバリアダイオード115が接続された回路となる。

静電破壊からの保護は、弱い接合であるゲート電極105のショットキ接合にかかる静電エネルギーを軽減すれば良い。そこで、本実施形態では、MESFET100の2端子間に並列に上記の保護素子200を接続し、対応する2端子間から印加される静電エネルギーに対し、それを一部放電するためのバイパスとなる経路を設けることにより、静電破壊から弱い接合を保護することとした。

本実施形態では、第4図(A)、第4図(C)の如く、ソース端子Sーゲート端子Gの2端子間となるソースパッドSPーゲートパッドGP間と、ドレイン端子Dーゲート端子Gの2端子間となるドレインパッドDPーゲートパッドGP間に、保護素子200をそれぞれ並列に接続する。これにより、2端子が接続するボンディングパッドから印加された静電エネルギーを各配線120を使用して、保護素子200内部で、一部放電させることができる。すなわち、静電破壊強度が最も弱いFET動作領域108上の、ゲートショットキ接合に至る静電エネルギーを減少させ、FET100を静電破壊から保護することができる。ここでは、ゲート端子Gードレイン端子D間、およびゲート端子Gーソース端子S間の両方に保護素子200を接続して放電させるが、どちらか一方だけでもよい。

第4図(A)の保護素子のB-B線断面図は、第2図(A)と同様である。このように、本明細書において保護素子200の接続とは、被保護素子100が形成される半絶縁性基板101表面に、4μmの離間距離をもって第1N+型領域201、および第2のN+型領域202を注入・拡散により形成し、第1N+型領域201をFETの1つの端子と接続し、第2のN+型領域202をFETの他の端子と接続することをいい、被保護素子であるMESFET100と保護素子200は同一チップに集積化される。尚、基板表面が半絶縁性でない場合は、不純物イオン注入による絶縁化領域203が両N+型領域201、202の間に形成される。

また、本明細書においては説明の便宜上、FET100の1つの端子であるゲート端子Gに接続する保護素子200の端子を第1N+型領域201とし、他の端子となるソース端子Sおよびドレイン端子Dに接続する保護素子200の端子を第2N+型領域202として説明する。つまり、第1図では、FET100に接続する保護素子200が2つあり、それぞれの第1N+型領域201が金属電極204を介してゲートパッドGPに接続し、第2N+型領域202が金属電極204を介してドレインパッドDPおよびソースパッドSPに接続する。金属電極204と第1および第2N+型領域201、202はショットキ接合を形成し、金属電極204の一部は半絶縁基板101に延在され基板表面とショットキ接合を形成する。尚金属電極204の構造は、一例であり第2図および第3図のいずれであってもよい。

すなわち、この保護素子200は、各パッドに接続する配線120を介して1つの端子となる第1N+型領域201をゲートパッドGPに、もう1つの端子となる第2N+型領域202をソースパッドSPおよびドレインパッドDPに接続しており、FETの接合であるゲート端子G-ソース端子S間およびゲート端子G-ドレイン端子D間に並列に接続されている。

これにより、ゲート端子Gーソース端子S間およびゲート端子Gードレイン端子D間に印加された静電エネルギーを、保護素子200により一部放電させることができる。つまり、静電破壊強度が最も弱いFET動作領域上のゲートショットキ接合に至る静電エネルギーを大きく減衰させ、FETを静電破壊から保護することができる。放電させるのはゲート端子Gーソース端子S間、およびゲート端子Gードレイン端子D間である。またどちらか一方でもよい。つまり、この構造により、保護素子を用いない従来構造と比較して、FETの静電破壊電圧を大幅に向上させることができる。

従来では、ゲート端子Gーソース端子S間およびゲート端子Gードレイン端子 D間に印加された静電エネルギーは、動作領域108に100%伝わっていたが、 本発明によれば、各配線またはボンディングパッドを利用して、静電エネルギー を一部保護素子200にバイパスさせ、保護素子200内部で放電させることができる。これにより動作領域108に伝わる静電エネルギーを、動作領域108のゲート電極-ソース電極間およびゲート電極-ドレイン電極間の静電破壊電圧を越えない程度まで減衰することができる。

第5図には、保護素子の1つの端子の金属電極にボンディングパッドを利用した例を示す。第5図(A)は平面図であり、第5図(B)は、C-C線断面図である。

第4図では、ソースパッドSPおよびドレインパッドDPから配線120を引き出し、その配線120に保護素子200を接続した例を示した。第5図では、ソースパッドSPおよびドレインパッドDP周辺に、各ボンディングパッドの最下層のショットキ金属層210とショットキ接合を形成する第2N+型領域202を設けて、ソースパッドSP、ドレインパッドDPの一部を第2N+型領域202に接続する金属電極204として利用する構造である。第1N+型領域201は、第2N+型領域202と近接するように配置され、ゲートパッドGPに接続する配線120と接続させる。このように、FETの他の端子と接続するソースパッドSP、ドレインパッドDPに直接第2N+型領域202を接続し、各パッドSP、ドレインパッドDPに直接第2N+型領域202を接続し、各パッドに近接して保護素子200を配置すると、ソース、ドレインパッドSP、DPから直接保護素子200を配置すると、カースを有効利用できるため、保護素子200を追加することによるチップ面積の増大を防ぐことができる。

また図示はしないが、ゲートパッドGPに直接第1N+領域201を接続し、 更に第2N+型領域202は第1N+型領域201と近接するように配置し、且 つソースパッドSP、ドレインパッドDPに接続する配線120と接続させると、 ゲートパッドGPから直接保護素子200に静電エネルギーを放電でき、同様に 静電破壊電圧を向上させる効果が大きく、保護素子200追加によるチップ面積 の増大も防げる。

第6図は、信号経路途中に保護素子200を接続したものである。上述の如く

ゲート電極105のショットキ接合が最も静電破壊に弱く、実際に破壊するのは動作領域108のゲート電極105部分が最も多い。そこで、第6図の如くゲートパッドGPから動作領域108のゲート電極105に至る信号経路途中に保護素子200を接続することで、最も効果的に静電破壊から保護することができる。

この場合、第1N+型領域201は、ゲートパッドGPから動作領域108に至るゲート配線112の一部に接続する。第2N+型領域202は、ソースパッドSPおよびドレインパッドDPまたは各パッドに接続する配線120と接続する。例えば第6図のゲートーソース間では、第2N+型領域202を第1N+型領域201と近接して配置するため、第2N+型領域202の部分までソースパッドSPから配線120が延在される。

例えば、ゲート配線112をソースパッドSPまたはドレインパッドDPに近接するように引き回して動作領域108に接続すれば、信号経路途中で、しかもFETのパッドに近接して保護素子200を接続することができ、静電エネルギーからの保護により効果的である。

また、保護素子200は、端子である第1および第2N+型領域201、202の距離が長いほうが効果的である。この距離は例えば10μm以上が好ましいので、被保護素子のパッドや配線の一部を保護素子200の金属電極204として利用するとよい。例えばパッドの少なくとも1辺に沿って保護素子を接続すれば、パッド周辺のスペースを活用して効果的に接続することができる。

ここで、FETではゲートショットキ接合、及びゲートPN接合が最も静電破壊に弱いため、ゲート端子Gーソース端子S間、ゲート端子Gードレイン端子D間に保護素子を接続する一例を示したが、ソース端子Sードレイン端子D間に保護素子を並列に接続してもよい。

第7図には、その概念図を示す。接続例は一例である。例えばこの場合、ソースパッドSPに接続する保護素子200の端子を第2N+型領域202とし、ドレインパッドDPに接続する保護素子200の端子を第1N+型領域201とする。第2N+型領域は、パッド周辺に設けられ、ソースパッドSPを金属電極2

04として利用している。

この等価回路図は第7図(B)である。この場合、ゲート端子Gーソース端子S間のショットキバリアダイオードとゲート端子Gードレイン端子D間のショットキバリアダイオードが直列に接続したものを保護している。これは、例えばスイッチ回路装置のようにソース電極とドレイン電極が両方とも入出力端子として信号の出入り口になっている場合などに、この保護素子の接続は効果がある。

一般にGaAsMESFETは衛星放送、携帯電話、無線ブロードバンド用など、GHz帯以上のマイクロ波用途に用いられる。従って良好なマイクロ波特性を確保するため、ゲート長もサブミクロンオーダーとなっており、ゲートショットキ接合容量が極めて小さく設計されている。そのため静電破壊に非常に弱く、GaAsMESFETを集積化したMMICを含め、その取り扱いに細心の注意が必要であった。さらに、音響、映像、電源用など周波数の低い一般民生用半導体において、静電破壊電圧を上げるため広く採用されている保護ダイオードは、PN接合を有するため、その使用により寄生容量が最小でも数百fF以上と大きく増加してしまうため、GaAsMESFETのマイクロ波特性を大きく劣化させ、使用できなかった。

しかし本発明の静電破壊保護素子はPN接合がなく、容量は大きくても数十f F以下となるため、GaAsMESFETのマイクロ波特性を全く劣化させることなく、静電破壊電圧を大きく向上させることができるものである。

また、第8図、第9図は、保護素子の他の接続例を示す等価回路図である。前述の如く本発明の保護素子はショットキ接合に限らずPN接合も保護することができる。

第8図は、シリコンバイポーラトランジスタである。動作領域302は、基板に例えばN型のコレクタ領域、P型のベース領域、N型のエミッタ領域を設け、コレクタ電極305、ベース電極304、エミッタ電極303を接続したものである。コレクタ電極305、ベース電極304、エミッタ電極303は動作領域外で集束してコレクタ端子C、ベース端子B、エミッタ端子Eとなる。またコレ

クタ端子C、ベース端子B、エミッタ端子EにはそれぞれコレクタパッドCP、ベースパッドBP、エミッタパッドEPが接続する。

エミッタパッドEP、ベースパッドBP、コレクタパッドCPから引き出した配線120を金属電極204として保護素子200を接続する。また、第5図、第6図の如くパッドやパッドに接続する配線の一部を金属電極204として利用することにより、保護素子200の1方の端子をパッドまたは配線と直接接続してもよい。更に、例えばベース端子Bと接続するベースパッドから動作領域へ至る配線に、保護素子200の1端子を接続してもよい。尚、この場合基板はシリコン基板であるので、保護素子200の絶縁領域203は、不純物イオン注入による絶縁化領域203bである。

このようなNPNトランジスタでは、ベースーエミッタ間接合、ベースーコレクタ間接合がそれぞれPN接合であり、コレクターエミッタ間接合がNPN接合である。特に高濃度層同士の接続であるエミッターベース間が最も静電破壊に弱く、次いでエミッターコレクタ間が弱い接合である。集積回路においてベース端子Bが直接パッドに接続せず、エミッタ端子Eとコレクタ端子Cが直接パッドに接続している場合は、エミッターコレクタ間が最も静電破壊に弱くなる。

そこで、第8図(B)の如く、ベースーエミッタ間接合、ベースーコレクタ間接合、コレクターエミッタ間接合にそれぞれ並列に保護素子を接続している。これにより、1つの素子内の全てのPN接合を保護素子により保護することができる。コレクターエミッタ間接合に並列に保護素子を接続する場合は、NPN接合に保護素子を並列に接続したことになる。

この図においてはエミッタパッドEPには保護素子200が2つ接続している。 このように同一パッドに対して複数の保護素子200が接続されてもよい。

第8図(C)は、被保護素子のエミッターコレクタ間のみに保護素子を接続した等価回路図である。エミッターコレクタ間は、ベースーエミッタ間の次に静電破壊に弱い。エミッタがGNDで、コレクタが出力端子となる場合が多く、このようなときはエミッターコレクタ間に保護素子を接続すると良い。ベースが入力

端子となる場合も多く、そのときはベースーエミッタ間に保護素子を入れると良い。

近年シリコンバイポーラトランジスタは急速に微細化、立体構造化が進み、寄生容量、寄生抵抗を大幅に低減することにより、従来GaAsデバイスでしか造成できなかったマイクロ波特性が得られるようになり、携帯電話、無線プロードバンドのローノイズアンプやRFブロック用MMICなどのGHz帯のマイクロ波用途に広く使用されるようになった。従ってGaAsMESFET同様、なマイクロ波特性を確保するため、エミッタ幅もサブミクロンオーダーとなっており、エミッターベース接合容量、ベースーコレクタ接合容量が極めて小さ意が表別である。そのため静電破壊に非常に弱く、その取り扱いに細心の注意が必要であった。さらに、音響、映像、電源用など周波数の低い一般民生用半導体において、静電破壊電圧を上げるため広く採用されている保護ダイオードは、PN接合を有するため、その使用により寄生容量が最小でも数百fF以上と大き増加してしまうため、シリコンマイクロ波バイポーラトランジスタのマイクロ波特性を大きく劣化させ、使用できなかった。

しかし本発明の静電破壊保護素子はPN接合がなく、容量は大きくても数+fF以下となるため、シリコンマイクロ波バイポーラトランジスタのマイクロ波特性を全く劣化させることなく、静電破壊電圧を大きく向上させることができるものである。

次に、第9図を参照して、保護素子の接続例の第2の実施形態として、容量を 例に説明する。

第9図(A)は、集積回路に内蔵される容量の平面図であり、第9図(B)は 第9図(A)のD一D線断面図、第9図(C)は等価回路図である。この場合、 埋め込み酸化膜402を設けたシリコン基板401表面に、絶縁化領域203b を挟んで第1N+型領域201および第2N+型領域202を設け、保護素子2 00とする。また、下層電極404および上層電極403が、第1N+型領域2 01および第2N+型領域202とそれぞれオーミック接合を形成する。上層電 極403および下層電極404は、誘電体となる層間酸化膜405を介して配置される。従来は、基板401に設けた絶縁化層125により、上層電極403と下層電極404の電位を分離するだけであったが、本実施形態の如く基板401に更に保護素子200を形成することにより、第9図(C)の如く上層電極403と下層電極404の間に保護素子200を並列に接続した構造となる。一般に層間酸化膜405は薄く、容量の2つの端子である上層電極403一下層電極404間に外部より静電エネルギーが印加されたとき、層間酸化膜405が絶縁破壊されやすい。またマイクロ波集積回路に集積化される容量は容量値が小さく、尚いっそう絶縁破壊されやすい。従って保護素子200間で、外部から印加される静電エネルギーの一部を放電させ、層間に印加される静電エネルギーを低減することにより絶縁破壊から容量を保護することができる。

また、第10図はMOSFETを示す。

動作領域 5 0 2 は、基板に例えば N型のドレイン領域、 N型のソース領域、 P型のチャネル領域を設け、ドレイン電極 5 0 5、ソース電極 5 0 4、ゲート電極 5 0 3を接続したものである。ドレイン電極 5 0 5、ソース電極 5 0 4、ゲート電極 5 0 3 は動作領域外で集束してドレイン端子 D、ソース端子 S、ゲート端子 Gとなる。またドレイン端子 D、ソース端子 S、ゲート端子 Gとなる。またドレイン端子 D、ソース端子 S、ゲート端子 Gにはそれぞれドレインパッド D P、ソースパッド S P、ゲートパッド G P が接続する。

ドレインパッドDP、ソースパッドSP、ゲートパッドGPから引き出した配線120を金属電極204として保護素子200を接続する。また、第5図、第6図の如くパッドやパッドに接続する配線の一部を金属電極200として利用することにより、保護素子200の1方の端子をパッドまたは配線と直接接続してもよい。更に、例えばゲート端子Gが接続するパッドから動作領域へ至る配線に、保護素子200の1端子を接続してもよい。尚、この場合基板はシリコン基板であるので、保護素子200の絶縁領域203は、不純物イオン注入による絶縁化領域203bである。

MOSFETは、ゲート電極と動作領域との間にゲート絶縁膜が存在し、ゲー

トMOS容量を構成している。等価回路上はゲートーソース間およびゲートード レイン間に、容量が存在していることになる。ゲート絶縁膜はスイッチングスピードを向上させるために、非常に薄く設けられており、ゲート容量が静電破壊に弱い。

そこで、第10図の如く、MOSFETのゲートーソース間、およびゲートードレイン間に保護素子200を並列に接続することで、弱いゲートMOS容量を 静電破壊から保護することができる。

また、第10図(C)の如く、例えばゲートーソース間など、被保護素子の 2 端子間のいずれか1つに接続してもよい。

近年MOSFETはPC用マイクロプロセッサLSIやメモリ用LSIの高速化を図るため、微細化、立体構造化が進み、寄生容量、寄生抵抗を大幅に低減することにより、従来GaAsデバイスでしか遠成できなかったマイクロ波特性が得られるようになり、携帯電話、無線ブロードバンドのパワーアンプやRFブロック用MMICなどのGHz帯のマイクロ波用途に広く使用されるようになった。従ってGaAsMESFET同様、良好なマイクロ波特性を確保するため、ゲート長もサブミクロンオーダーとなっており、ゲートMOS容量が極めて小さく設計されている。さらに、高速化を図るためゲート酸化膜も薄くなっていることも原因して、静電破壊に非常に弱く、その取り扱いに細心の注意が必要であった。さらに、音響、映像、電源用など周波数の低い一般民生用半導体において、静電破壊電圧を上げるため広く採用されている保護ダイオードは、PN接合を有しており、その使用により寄生容量が最小でも数百fF以上と大きく増加してしまうため、マイクロ波MOSFETのマイクロ波特性を大きく劣化させ、使用できなかった。

しかし本発明の静電破壊保護素子は、PN接合がなく、容量は大きくても数十fF以下となるため、マイクロ波MOSFETのマイクロ波特性を全く劣化させることなく、静電破壊電圧を大きく向上させることができるものである。

本発明の保護素子はPN接合、ショットキー接合または容量を有する被保護素

子の2端子間に接続することにより、保護素子内で静電エネルギーを放電させ、被保護素子の静電破壊耐圧を向上させるものである。すなわち、上述の例に限らずPN接合、ショットキ接合を有する全ての半導体素子に適用できるものである。また、接続例は一例であり、請求項に記載の範囲によってのみ、規定されるものである。

上述の被保護素子においては、従来ではいずれも被保護素子のいずれか2端子間の最低静電破壊電圧は200V以下であった。しかし、本発明の保護素子を接続することにより、最低静電破壊電圧となる2端子間の静電破壊電圧を、保護素子接続前と比較して20V以上向上させることができ、200V以上とすることができる。

ここで、保護素子200の形状及び接続位置について、さらに説明する。保護素子200に静電気が印加されたときには静電気電流が発生すると考えられるので、保護素子200に静電気電流を多く流せればより保護効果が向上する。すなわち、保護素子200を流れる静電気電流をより多く流せるように保護素子200形状及び接続位置を考慮するとよい。

上述の如く、本実施形態の保護素子は、第1の高濃度不純物領域201と、第2の高濃度不純物領域を対向配置し、両領域周囲に絶縁領域203を配置した構造である。両領域を2端子として被保護素子に接続し、被保護素子の2端子間に印加される静電エネルギーを第1の高濃度不純物領域201と第2の高濃度不純物領域202間で放電させる。

第12図の如く第1の高濃度不純物領域201は、第2の高濃度不純物領域202に対向する1つの側面と、逆側の側面とを有する。第2の高濃度不純物領域も同様に、第1の高濃度不純物領域201に対向する1つの側面と、逆側の側面を有する。両領域が互いに対向している1つの側面を対向面OSと称する。

尚、以下第1の高濃度不純物領域は第1N+型領域201、第2の高濃度不純物領域は第2N+型領域202を例に説明するが、本実施形態の第2高濃度不純物領域202は1つの拡散領域に限らない。つまり、第1の高濃度不純物領域2

01に対向配置され、静電エネルギーを放電するために利用されるすべての高濃度不純物領域を総称する。すなわち、第2の高濃度不純物領域202は、1つの第1の高濃度不純物領域201に対向配置されていれば、1つの不純物拡散領域から構成されてもよいし、分割された複数の不純物領域の集合であってもよい。

また、第2の高濃度不純物領域202は、複数種類に分かれている場合互いに直接は連続せず不連続になっていてもよい。つまり同じ被保護素子100の同じ端子に接続されていて、対向する第1の高濃度不純物領域201が共通である第2の高濃度不純物領域202上に金属電極がある場合、静電気による電圧により空乏層が金属電極に達して保護素子自体が破壊しない程度に十分高い不純物濃度を保っていれば、不純物濃度の違いがあってもよい。また、それらの不純物濃度の違い、サイズの違い、形状の違いなど何種類違いがあってもそれらを総称して第2の高濃度不純物領域202とする。

同様に、同じ被保護素子100の同じ端子に接続されていて、対向する第2の 高濃度不純物領域202が共通である第1の高濃度不純物領域201は不純物濃 度の違い、サイズの違い、形状の違いなど何種類あってもそれらを総称して第1 の高濃度不純物領域201とする。

また、以下の絶縁領域203は、GaAs基板の一部(203a)を例に説明するが、上述の如く基板に不純物をイオン注入して絶縁化した絶縁化領域(203b)でも同様に実施できる。

第12図は、ISE TCAD (ISE社製TCAD) で保護素子200の電圧 一電流特性をデバイスシミュレーションしたときの断面モデルである。 50μ m厚のG a A s 半絶縁基板上にドーズ量 5×13 c m $^{-2}$ 、加速電圧90 K e Vのイオン注入とアニールにより第1 N + 領域2 0 1、第2 N + 領域2 0 2 を形成し、保護素子2 0 0 を形成する。すなわち、この構造では第1 N + 型領域2 0 1 と第2 N + 型領域2 0 2 間および両領域の周囲がすべて絶縁領域2 0 3 となる。

第 1 N + 領域 2 O 1 は、第 1 2 図に示す如く両領域の対向面 O S に対して離間する方向の幅 α 1 を 5 μ m 程度以下とし、具体的には 3 μ m とする。 α 1 は狭け

れば狭いほどよいが、保護素子として機能する限界として 0.1μ m以上は必要である。また、本実施形態では第 2N+型領域 202 と 4μ m程度離間してほぼ平行に配置するが、放電しやすくするために平面パターンにおいて第 1N+型領域の先を尖らせた形状とし、すなわち、第 2N+型領域 202 との離間距離が変化するパターンであってもよい。 α 1 を 5μ m以下とする根拠については後述する。

第1N+型領域201および第2N+領域202には、図12の如く金属電極204が接続する。尚、金属電極204と第1および第2N+型領域の接続方法には、図2および図3に示すものが考えられる。

そして第1N+領域201をプラス、第2N+領域202をマイナスにして、 220pF、0Ωで静電気電圧700Vが印加されたことを想定して1Aの電流 を流すシミュレーションを行った。

第13図、第14図、第15図には、それぞれシミュレーションによる電子電流密度、ホール電流密度および再結合密度の分布を示す。単位はいずれもcm⁻³である。尚、第13図には、上部に第12図に示した断面モデルを重ねて配置した。第14図および第15図も同様である。

第13図の電子電流密度分布において、p1領域が、第1N+型領域201、第2N+型202領域両方にまたがる領域の中で最も密度が高い領域である。電子電流とホール電流を合わせた電流がトータル電流であるがホール電流より電子電流の方が遥かに大きいので電子電流を電流の代表として、本実施形態では、第1および第2のN+型領域周辺、もしくは基板表面から、p1の1割程度の電子電流密度となるq1領域付近までを保護素子200の電流経路と定義する。q1領域付近までとした理由は、q1領域よりも電流密度が少ない領域では、動作に

影響しないと考えられるためである。

第13図からも明らかなように、α1の幅が狭いことにより電流は、第1N+ 領域201の対向面OSと逆の側面にも多く回り込んで流れている。この回り込 み電流は静電気が印加されたときも同様に発生すると考えられる。

第1N+領域 2 0 1 の外側にある q 1 領域は第1N+領域 2 0 1 から最も遠い場所で、X 軸で 2 0 μ m付近となっている。第1N+領域 2 0 1 の外側の端の X 座標は第12図のとおり 5 μ mであり、第1N+領域 2 0 1 の外側15 μ mまでは、第1N+領域 2 0 1、第2N+領域 2 0 2 の両方にまたがる最も電子電流密度の高い領域の1割程度の電子電流が流れている。

第14図のホール電流も同様に第1N+領域201の外側に回り込みがある。 このホール電流密度分布においてX座標20μm付近のq2領域のホール電流密度は、第1N+領域201、第2N+領域202の両方にまたがる最も密度の高いホール電流密度のp2領域に対し2%程度のホール電流密度となっている。

第15図の再結合も同様に第1N+領域201の外側に回り込みがある。第15図の再結合密度分布においてX座標20μ付近のq3領域の再結合密度は、第1N+領域201、第2N+領域202の両方にまたがる最も密度の高い再結合密度のp3領域に対し1割程度となっている。

第16図は、上記の分布図を元に、第1N+型領域201と第2N+型領域202の周囲の絶縁領域203に形成される電流経路を示した模式図である。比較のために第16図(A)に α 1と α 2が同等の幅で、51 μ m前後と広い場合(以下a構造と称する)の模式図を示す。第16図(B)は、第12図に示す、第1N+型領域201を第2N+型領域202と比較して十分狭い幅(α 1<< α 2:以下b構造と称する)にした場合である。

尚、第16図(A)の元になる分布図は、α1およびα2が等しいので左右対称に密度が分布している。 a構造については分布図の図示は省略し、模式図を示す。

第16図(A)の如く α 1および α 2の幅が広い(50 μ m)の場合は、対向

面間および底面部付近に矢印の如く電流経路(p 1 領域から q 1 領域付近まで)が形成される。本明細書では、図の如く基板表面から所定の深さに形成され、第 1 N + 領域 2 0 1 および第 2 N + 型領域 2 0 2 の対向面 O S の間と、両領域の底面付近間の絶縁領域 2 0 3 に形成される電子電流およびホール電流の経路を第 1 の電流経路 I 1 と称する。すなわち、 a 構造の保護素子の電流経路は第 1 の電流経路 I 1 のみである。

一方、第16図(B)の如く、 α 1を5 μ m程度まで狭くすると、電子電流及びホール電流は、対向面OS間と底面部付近に形成される第1の電流経路I1に加えて、第1の電流経路I1より深い領域に経路が形成される。この経路は、第1N+領域201を回り込み、対向面OSと逆側の、第1N+型領域外側の側壁も利用して電子電流及びホール電流が移動し、 α 7 標準と比較して α 1 領域が下方に形成される。

本明細書では図の如く第1の電流経路I1より深い領域に形成され、第2N+型領域202から、第1N+型領域201の対向面OSとは逆側の側面に至る絶縁領域に形成される電子電流およびホール電流の経路を第2の電流経路I2と称する。

第16図(B)において、第2の電流経路I2は、第2N+型領域202の幅が50μmと十分広いため、第2N+型領域202付近では広い底面部の水平方向に電流経路が形成される。

一方、第1 N + 型領域 2 O 1 においては、幅 α 1 が前述の如く 5 μ m程度と狭いため、第1 N + 型領域 2 O 1 を回り込むような経路で電流が流れ、第1 N + 型領域 2 O 1 の底面部だけでなく、対向面 O S と逆側の側面も電流経路となる。

すなわち、上記の図からも明らかなように a 構造の場合は保護素子の電流経路は、第1の電流経路 I 1のみであるが、b 構造の保護素子200は細い第1N+領域201により第2の電流経路 I 2を形成し、第1の電流経路 I 1と第2の電流経路 I 2の2つの電流経路を形成している。

第2の電流経路I2は第1N+領域201の外側の側面から電流が出入りして

いる。また、第2の電流経路 I 2は第1の電流経路 I 1に比べて、第1及び第2 N+型領域より深い領域を通り、迂回(遠回り)して第1N+型領域201に達 することで、絶縁領域203内に長い経路を得ることができる。これにより絶縁 領域203内のトラップ(GaAsの場合EL2)を利用して伝導度変調効果の 機会をより多く作ることができる。

すなわち、b構造では、第2の電流経路I2を設けることにより、第1の電流経路I1のみの場合と比較して伝導度変調効率を向上させ、より多くの電流を流すことを可能にしている。第1および第2N+型領域間を流れる電流値が増加することは、静電気が印加されたとき、静電気電流をより多く流せることになり、保護素子としての効果が増大する。

このように、故意に電流経路を長く迂回させることによりメインキャリアがその極性と反対の極性のキャリアと出会う機会を増やし伝導度変調効率を向上させる手法は、IGBTなどの伝導度変調デバイスでは良く採用される手法であり、以下に詳述する。

一般に絶縁領域を絶縁領域たらしめているのがトラップの存在である。ドナートラップとは元々の性質としてプラス電荷を持ち、電子を捕らえると中性になり伝導度変調の媒体となり得るものであり、G a A s の場合はE L 2 がドナートラップである。また、不純物注入による絶縁化領域(203b)にもトラップは存在する。

第17図に、第12図に示す構造のデバイスで、第1N+型領域201をプラスにし第1N+型領域201一第2N+型領域202間に印加する電圧を上げていったときの奥行き1 μ m での電圧一電流特性をシミュレーションした結果を示す。この図に示すとおりブレークダウン電圧は20~30Vである。

このように、保護素子200は20~30Vでブレークダウンし、それ以上の電圧が印加されるとバイポーラ動作となり伝導度変調が起きる。保護素子は、数百Vという静電気電圧が印加した場合にブレークダウンさせて使用するので、保護素子200の動作状態は初期状態から伝導度変調が起きている。

この伝導度変調がより多く行われるとその分ブレークダウン後のなだれ増倍がより激しくなり電子—ホールの生成再結合が盛んに行われるため電流がより多く流れる。

このように、保護素子200に第2の電流経路I2を形成することにより、深い領域および対向面OSと逆側の第1N+型領域201の外側方向での伝導度変調効率を向上させることができる。

また、第2の電流経路 I 2設けるために第1 N + 型領域 2 0 1 の幅を 5 μ m以下と狭めたため、第1の電流経路 I 1 においても第1 N + 型領域 2 0 1 付近の電子が混み合ってお互い反発し合い、 a 構造に比べてより深い経路を主たるキャリアである電子が通るようになるため、その分第1の電流経路 I 1 自身も、従来より伝導度変調を多く受ける。

第18図に示すグラフを用いて、 b 構造のトータルの電流値に対する第2の電流経路 I 2の電流値の比率を求めた。これは第1N+型領域 2 0 1 をプラスとし、 2 2 0 p F、 0 Ω で約700Vの静電気が印加されたことを想定し奥行き 1 μ m に1Aの電流を流したシミュレーションを行った場合の、表面から 2 μ mの深さの電子電流密度の X 座標依存性グラフである。

表面から 2 μ m の深さの電子電流密度において、第 1 N + 型領域 2 0 1 直下に相当する電子電流密度を第 1 N + 型領域 2 0 1 の X 方向の幅で積分してその値を第 1 の電流経路 I 1 分とし、第 1 N + 型領域 2 0 1 より外側部分に相当する電子電流密度をその外側部分の X 方向の幅で積分した値を第 2 の電流経路 I 2 分とし、第 2 の電流経路 I 2 の電流値の比率を計算した。

その結果、トータルの電流値に対する第2の電流経路I2の比率は0.48(2.89/(3.08+2.89))であり、第1の電流経路I1と同等の電流値であることがわかる。

さらに、後に詳述するが b 構造の場合の第1の電流経路 I 1 自体が a 構造の第1の電流経路 I 1 よりも大きい電流値を有している。つまり、 b 構造では、第2の電流経路 I 2 は自身の第1の電流経路 I 1 と同等であるので、トータルとして

a構造よりもはるかに大きい電流が流れることになる。

尚、副次効果として上述の如く第1の電流経路I1と第2の電流経路I2を合わせてa構造より電流経路が大幅に大きく広がるため、結晶内の温度が従来より下がり、その分電子、ホールの移動度が上がって、その分電流をより多く流すことができる。

その結果、保護素子200全体としての電流値が増加するため、保護効果が高まるものである。

第19図には、電子電流、ホール電流、再結合密度の広がりを比較した表を示す。これは、a構造の場合とb構造の場合についてシミュレーションし、その結果得られた第13図~第15図と同様の密度分布の値を一定条件下で比較したものである。

第19図(A)において、 y_2 は、それぞれの密度分布図において表面から $2 \mu m$ の深さで水平方向に切ったときの断面で、各密度が10 5 c m^{-3} になると ころのX方向の幅を μm の単位で表した数値である。

掛け算とはy_2の値とX_0の値を掛け合わせた値で、各密度における105cm⁻³のポイントをなぞってつなぎ合わせたときにできる図形の面積を擬似的に比較するための値である。すなわち掛け算とはそれぞれ電子、ホール、再結合の各広がりを表す指標である。

また、表中 a 構造とは、第 1 N + 領域 2 O 1 、第 2 N + 領域 2 O 2 とも 5 1 μ m (= α 1 = α 2) の幅で、第 2 N + 領域 2 O 2 をプラス、第 1 N + 領域をマイナスにして奥行き 1 μ m にした a 構造であり、 O . 1 7 4 A 流した計算結果である。

b 構造一 1 は、第 1 N + 領域 2 O 1 の幅 α 1 を 3 μ m、第 2 N + 領域 2 O 2 の 幅 α 2 を 5 1 μ mにして第 2 N + 領域 2 O 2 をプラス、第 1 N + 領域をマイナス

にした b 構造であり、奥行き 1 μ m で 0 . 1 7 4 A 流した計算結果である。

b構造 -2 は、b 構造 -1 と印加する極性を逆にし、第1 N + 領域 2 O 1 の幅 α 1 <math>e 3 μ m 、第2 N + 領域 2 O 2 の幅 α 2 e 5 1 μ m にして第1 N + 領域をプラス、第2 N + 領域をマイナスにした b 構造であり、奥行き 1 μ m e 0 . 1 7 4 A流した計算結果である。

以上の3つの各密度におけるすべての掛け算はb構造—1、b構造—2共にa構造より大きな値となっている。

このことは第1N+領域201がプラスであっても、第2N+領域202がプラスであっても、いずれの極性においてもb構造の方がa構造より電子電流、ホール電流、再結合のいずれも広い範囲に分布することを表しており、その分伝導度変調効率が高くなることを表している。さらに電流が広い範囲に渡って流れることは温度が低下することを示しておりその分移動度が上がり、さらに電流が増えることを表している。

ここで、第19図(B)に、 b 構造 -3 として、第1N+領域201にプラスを印加した場合で、1Aの場合の b 構造の計算結果を示す。第19図(A)の3つの計算は計算能力の点からいずれも0.174Aの電流に統一して比較したが、実際の静電気の電流は静電気電圧700V、220pF、00の場合奥行き1 μ mで1A程度である。シミュレーションにより第1N+領域201にプラスを印加した場合のみ1Aの計算ができたのでその結果を示す。

第19図(A)のb構造-2と比較して、b構造-3では同じ極性でも0.1 74Aから1Aに電流を増やして計算すると各掛け算の値が1桁あるいはそれ以 上増加するのがわかる。

このことから、第19図(C)のごとく、保護素子200により高い静電気電圧が印加され、第13図およびその模式図である第16図(B)で示した電流よりも多くの静電気電流が流れた場合、絶縁領域203が十分広ければ、第13図で示した q 1 領域(最も高密度領域の1割程度の電流密度の領域)はさらに下方および対向面OSと逆側の外側方向に広がることになり、すなわち第2の電流経

路I2が広くなる。第2の電流経路I2が広くなればなるほど、伝導度変調効率をより上昇させることができ、通過する電流が増えてq1領域が下方に広がるのでさらに第2の電流経路I2が広がる。これにより、基板の結晶温度が低下するので、キャリアの移動度をより上昇させ、電流をより多く流して保護効果をさらに向上させることができる。

つまり、b構造では、印加される静電気の電圧が高くなればなるほど、伝導度変調効率がますます上がり、電流経路が大きく広がるので、伝導度変調効果を自動調整することができる。

また第1の電流経路 I 1 も静電気の電圧が高くなればなるほどより深いところに電流が流れるようになり、第2の電流経路 I 2 同様に伝導度変調効果を自動調整することができる。

従って、後に詳述するが第2の電流経路I2となり得る絶縁領域203を十分確保すれば、220pF、00で2500Vの静電気からも被保護素子を破壊から守ることができる構造となっている。しかも寄生容量をほとんど持たないため被保護素子の高周波特性を劣化させない。すなわち元々静電破壊電圧100V程度の素子に寄生容量20fFの本保護素子を接続することにより静電破壊電圧を20倍以上向上させることができる。

ここで、第20図を用いて、 b 構造の α 1が5 μ m以下が望ましい理由を説明する。第20図は、第19図の b 構造-2における電子電流密度を第1N+領域201の幅 α 1を変えて計算したものである。

第1N+領域201の幅α1を5μm以下にすると急激に第2電流経路I2の 比率が上昇する。すなわち電流が水平方向と深さ方向に広がるので、その分伝導 度変調効率が上がり、温度が低下してキャリアの移動度が増すため電流値が大幅 に増加し、保護素子としての保護効果が大きく増す。

ここで、第 1 8 図に示す α 1 = 3 μ m の第 2 電流経路 I 2 の比率が 0 . 4 8 であるのに対し、上の第 2 0 図で同じ第 1 N + 領域 + で第 1 N + 領域幅 3 μ m のポイントの I 2 比率が 0 . 3 しかないのは第 2 0 図が 0 . 1 7 4 A で第 1 8 図が 1

Aであるためで、ある一定電流値までは電流が多い方が第2電流経路 I 2 の比率が大きくなることがわかる。尚、大きいデバイスをシミュレーションする際の計算能力の限界のため 0 . 1 7 4 Aで比較したが、相対比較であればこの電流値で十分比較できる。

次に、第1N+型領域201の外側に確保すべき絶縁領域203の幅βについて説明する。上述の如く、第2の電流経路I2は、第1N+型領域201の対向面OSと逆側の絶縁領域203にも第2の電流経路I2が広がるため、ここに十分な幅βの絶縁領域203を確保するとよい。

第21図を参照して b 構造の β と静電破壊電圧について説明する。絶縁領域 203を十分に確保することは、第2の電流経路 I 2となり得る領域を十分確保することになり保護効果が高い点については前述のとおりである。つまり第21図 (A)の平面図ように対向面 O S と逆側に所定の絶縁領域幅 β 確保する。第21図 (B)は実際に β の値を変動させて静電破壊電圧を調べた結果を示す。

測定した被保護素子100はゲート長0.5 μ m、ゲート幅600 μ mのGaAsMESFETのゲートに10K Ω の抵抗を直列に接続した素子である。保護素子200接続前は、ソースまたはドレーン電極と抵抗端との間の静電破壊電圧は100V程度である。この間にb構造の保護素子200の第1N+型領域201と第2N+型領域202の両端を並列接続し、 β の値を変化させて静電破壊電圧を測定した。第1N+型領域201と第2N+型領域202間の容量は20fFである。

第21図 (B) に示すとおり β を 25 μ mまで大きくすると静電破壊電圧は 2500 Vまで向上した。第21図 (A) に示す β が 15 μ mのときの静電破壊電圧は 700 Vである。このことは静電気電圧を 700 Vから 2500 Vまで上げたとき第1N+型領域 201において第2の電流経路 I2は対向面OSと逆側の外側方向 (β) に 15 μ m 以上は伸びていることを示す。

静電気電圧が高くなるということは、その分第2の電流経路 I 2が広がるということである。つまり、絶縁領域 2 0 3 が十分に確保されていない場合は、第 2

の電流経路 I 2 の広がりが制限されてしまうが、絶縁領域 2 0 3 を十分に確保することにより、第 2 の電流経路 I 2 を十分広げることができる。

すなわち、 b 構造では、第 1 N + 2 領域 2 0 1 の外側の絶縁領域 2 0 3 幅 β を $1 0 \mu$ m以上、好適には $1 5 \mu$ m以上確保すれば、第 2 の電流経路 1 2 をより広くして伝導度変調効率をより上昇させることができる。

a 構造においては、保護素子を接続した場合に 2 倍~ 3 倍程度までしか静電破壊電圧を上げることができなかったが、 b 構造では β が 1 5 μ m の場合静電破壊電圧が 7 0 0 V 、 β を 2 5 μ mまで伸ばすと 2 5 0 0 0 0 0 0 0 を確保すれば従来の保護素子に比べ少なくとも約 1 0 倍の電流を流すことができる。

前述のとおり第1の電流経路I1に流れる電流と第2の電流経路にI2に流れる電流はほぼ同等であり、従来の保護素子に流れる電流の少なくとも10倍の電流を流すことができるということは、第1の電流経路I1、第2の電流経路I2とも各電流経路に流れる電流は従来のそれぞれ少なくとも5倍であることがわかる。

このように、 β は 10μ m以上が望ましく、これは、チップ上に保護素子 200 を集積化する際には、第1N+型領域 201外側には、幅 β の絶縁領域 203 を確保して他の構成要素や配線等を配置することを意味する。

同様に、第22図の如く、第2の電流経路I2を確保するために深さ方向にも十分な絶縁領域を確保することが望ましい。第22図(A)は、断面図であり、第1N+型領域201および第2N+型領域202下方に所定の深さδの絶縁領域203を確保する。

第 2 2 図(B)に、第 1 N + 型領域 2 0 1 をプラスにして、 2 2 0 p F、 0 Ω で 7 0 0 V の 静電気電圧 が 印加 されたことを 想定して 1 μ m の 奥行きに 1 A を 流 す シミュレーションを 行い、 座標 X=0 μ m に おける Y 方向 断面 の 電子電流 密度 の グラフを 示す。 この グラフで 表面 から 電子電流 密度 を 深 さ 方向 に 積分して いった とき、 深 さ (Y) 1 9 μ m ま で の 積分 (N ッチング 部分) が 全体 5 0 μ m ま で

の積分の 9 0 % であることがわかった。すなわち絶縁領域 2 0 3 の深さ δ は 2 0 μ m以上が好適である。

以上、保護素子 2 0 0 周辺に確保すべき絶縁領域 2 0 3 のサイズ(β や δ)と、第 1 N + 型領域 2 0 1 の幅(α 1)について説明したが、チップ上の配置によっては、十分な β や δ 、または対向面 O S 間の距離が確保できない場合がある。

その場合には、第23図の平面図の如く、第1N+型領域201を対向面OSから離間する方向に曲折して延在部300を設け、対向面OSを延在した方向に所定の絶縁領域γを確保して、延在部300と第2のN+型領域間の絶縁領域203に、伝導度変調効率の高い電子電流およびホール電流の経路となる第3の電流経路13を形成するとよい。

第3の電流経路I3は、対向面OSを延在した方向(対向面OSに直交する面から離間する方向)、すなわち延在部300および第2N+型領域202の外側方向により大きな電流経路を確保できる。図では平面的に示しているが紙面に垂直な方向(装置の深さ方向)にも第3の電流経路I3が形成されるため、深さ方向の電流も増加する。尚、対向面OSの深さ方向(紙面に垂直方向)には、第1の電流経路I1および第2の電流経路I2が形成され、保護素子の電流経路はは第1、第2、第3の電流経路I1~I3となる。

第23図(B)にγと静電破壊電圧の比較を実際に測定した値で示す。被保護素子100、保護素子200の接続方法は第21図でβの値を変動させ静電破壊電圧を測定したときと同じである。

第23図(B)に示すとおり γ を30 μ mまで大きくすると静電破壊電圧は1200Vまで向上した。 γ が25 μ mのときの静電破壊電圧は700Vである。このことは静電気電圧を700Vから1200Vまで上げたとき第3の電流経路 I3は、延在部300と第2のN+型領域間の前記絶縁領域に25 μ m以上伸びていることを示す。

このように、延在部 3 0 0 を設けた場合でも、静電気の電圧が高くなればなるほど、電流経路 I 3 をより広くして伝導度変調効率をより上昇させることができ

る。つまり、印加される静電気の電圧によって伝導度変調効果を自動調整することができる。これにより絶縁領域の温度が低減し、キャリアの移動度をより上昇させることができるので、電流をより多く流し、保護効果が向上する。

すなわち延在部300も周囲に十分な絶縁領域203を確保することが望ましく、γを十分確保することにより第3の電流経路I3が十分に広がるスペースが確保でき、静電気電圧に応じた静電気電流をより多く流すことができる。したがって幅γは10μm以上がのぞましく、20μm以上有るとさらに好適である。尚、第23図(A)ではγは延在部300の外側(図の右側)に確保しているが、延在部300を中心として対称となる内側(図の左側)にも確保し、すなわち、延在部300の両方の側面側にγを確保すればより効果が向上する。

尚、 β を確保した上で γ を確保するのが最適だが、 β が不十分であっても γ を確保することで保護素子の効果が向上する。

第24図には、第1N+型領域201および第2N+型領域202が共に 5μ m以下の場合(以下 c 構造と称する)の電流経路の模式図を示す。

c構造は、b構造における第2のN+型領域202の幅 α 2を、第1のN+型領域 α 1と同等に狭めた構造であり、互いに 4μ m程度の離間距離で対向配置され、周囲に絶縁領域203が配置されている。c構造においても、第1の電流経路I1及び第2の電流経路I2が形成される。

第1の電流経路I1は、基板表面から第1および第2N+型領域の対向面OS間および両領域の底面付近間の絶縁領域203に形成され、電子電流およびホール電流の経路となる。

第2の電流経路 I 2は、第1 および第2のN+型領域よりも十分深い領域を迂回し、互いに両領域の対向面OSと逆側の側面に達して形成される。すなわち、第1N+型領域201も第2N+型領域202も、対向面OSと逆の外側の側面を電流経路として利用でき、第1の電流経路 I 1より深い領域に第2の電流経路 I 2が形成される。

さらに、第1N+型領域201は、第25図の如く、対向面OSから離間する

方向に曲折した延在部300aを設け、延在部300aと第2N+型領域202 の絶縁領域に、伝導度変調を起こす電子電流およびホール電流の経路となる第3 の電流経路I3を形成してもよい。

また、同様に第2のN+型領域202は、対向面OSから離間する方向に曲折した延在部300bを設け、延在部300bと第1N+型領域201の絶縁領域に、伝導度変調を起こす電子電流およびホール電流の経路となる第3の電流経路I3を形成してもよい。

延在部300a、300bはいずれか一方でもよいし、両領域に設けてもよい。 これにより第25図の如く電流経路I3が形成されるので、電流値が増加し保護 効果が増大する。

尚、β、γ、δの値は、上述した値が好適であるが、それ以下であっても a 構造と比較してより大きな電流経路が確保できるが、できるだけ各値を確保するパターンにする方がよい。

すなわち、保護素子200を構成する第1N+型領域201(c 構造の場合は第2N+型領域202も)の周囲の絶縁領域203には、第2の電流経路12または第3の電流経路13を阻害しないように十分なスペース(β 、 γ)を確保し、保護素子200が接続する被保護素子100や他の構成要素および配線等は、第1N+型領域201から外側に10 μ m程度以上離間して配置するとよい。また、チップ端部も電流経路を阻害することになるので、第1N+型領域201がチップ端部に配置されるパターンの場合には、チップ端部までの距離を10 μ m程度以上確保するとよい。

第26図には、チップ上に被保護素子100と保護素子200を集積化した一例を示す。

第26図は、GaAsMESFETのチップパターンの一例である。GaAs基板203にFETを配置し、FETのゲート電極106に抵抗Rが接続されている。ソース電極パッドSP、ドレイン電極パッドDP、さらに抵抗Rのもう一方の端にゲート電極パッドGPがFETの周囲にそれぞれ設けられている。

ここで、各パッドの下及び周辺には、各パッドから高周波信号が漏れないよう、アイソレーション対策として、パッドN+領域350が配置されている。各パッドの一番下のゲート金属層320はGaAs半絶縁性基板とショットキ接合を形成しており、そのパッドN+領域350と各パッドはショットキ接合を形成している。

つまり、第26図(A)は抵抗Rをドレイン電極パッドDPに近接して配置することにより、抵抗Rを構成するN+型領域と近接するパッドN+型領域350の離間距離は4μmとなり、周囲に絶縁領域203が配置されて保護素子200となる。抵抗Rの一部が第1N+型領域201であり、ドレイン電極パッドDPの下及び周辺のパッドN+型領域350の一部が第2N+型領域202である。すなわち、FETのゲートードレイン端子間に並列に保護素子200を接続したことになる。このパターンにおいて抵抗Rの幅がα1であり、5μm以下とする。また第1N+型領域201となる抵抗Rの外側の絶縁領域203の幅βを10μm以上確保して、他の構成要素を配置する。このパターンの場合βの端はテップ端であり抵抗Rからチップ端までの距離βを10μm以上確保する。

また、第26図(B)も同じく抵抗Rをドレイン電極パッドDPに近接して配置することにより、抵抗Rを構成するN+型領域と近接するパッドN+型領域350の離間距離は4 μ mとなり、半絶縁性基板101を挟んで保護素子200となる。同様に抵抗Rの一部が第1N+型領域201であり、ドレイン電極パッドDPの下及び周辺のパッドN+型領域350の一部が第2N+型領域202である。すなわち、FETのゲートードレイン端子間に並列に保護素子200を接続したことになる。

このパターンにおいても抵抗 R の幅が α 1 であり、 5 μ m以下とする。また第 1 N + 型領域 2 O 1 となる抵抗 R の外側の絶縁領域 2 O 3 の幅 β を 1 O μ m以上 確保して、他の構成要素を配置する。しかしながら第 2 6 図(B)では第 2 6 図 (A)に比べて β の距離が若干短く、さらに β が 1 O μ m以上確保できる幅も狭い。その分第 2 6 図(A)に比べて電流経路 1 2 に流れる電流が少なくなる。そ

の対策として抵抗Rの一部を曲折して延在部 3 0 0 を設け、ドレインパッド下及び周辺のN+領域 3 5 0 との間に電流経路 I 3 を流せる領域を確保した。このパターンの場合は抵抗延在部 3 0 0 とチップ端の間と、ドレインパッド下及び周辺のN+領域 3 5 0 とテップ端の間の絶縁領域が電流経路 I 3 を流せる領域であある。この幅 y は 1 0 μ m以上確保して保護素子 2 0 0 を形成する。すなわち第 2 6 図(A)に比べ第 2 6 図(B)は電流経路 I 2 に流れる電流が少ない分、第 2 6 図(A)には存在しなかった電流経路 I 3 を形成し静電気から十分 G a A s M E S F E T のゲートードレイン間のショットキ接合を保護している。

このように、本実施形態の保護素子 200は、第1N+型領域 201 および第 2N+型領域の少なくともどちらか一方の高濃度領域の幅を $5~\mu$ m以下とし、周囲に十分な絶縁領域(β 、 γ)を確保して、被保護素子となる 2 端子間に配置する。

以上絶縁領域203がGaAsの場合を例に説明したが、絶縁領域203は上述の如く基板に不純物を注入・拡散して絶縁化した領域(203b)でもよく、その場合シリコン基板でも同様に実施できる。

発明の効果

以上に詳述した如く、本発明に依れば以下の数々の効果が得られる。

第1に、静電破壊しやすいPN接合又は、ショットキ接合を含む被保護素子、あるいは容量を構成する被保護素子の2端子間に、高濃度領域一絶縁領域一高濃度領域からなる保護素子を並列接続することにより、外部から印加される静電エネルギーをバイパスさせることができる。これにより保護素子が接続された端子間では、静電破壊に弱い接合や容量が存在する動作領域に至る経路途中で保護素子により静電エネルギーが放電されるので、静電破壊から被保護素子を保護することができる。

第2に、保護素子は、高濃度領域一絶縁領域一高濃度領域からなり、PN接合を有さないため、保護素子自体の寄生容量が発生しない。被保護素子と同一基板

で保護素子を作りこむことができ、寄生容量の増加をほとんど伴わず、従って高 周波特性を劣化させずに、被保護素子の静電破壊を防ぐことができる。

第3に、保護素子を接続することにより、最低静電破壊電圧となる2端子間の 静電破壊電圧を20V以上向上させることができ、200V以上にできる。

第4に、被保護素子の端子と接続するパッドに近接して保護素子を接続することにより、静電エネルギーの印加直後に放電することができ、より静電破壊耐圧の向上に寄与できる。

第5に、被保護素子の端子と接続するボンディングパッドから動作領域への経路途中に保護素子を接続することにより、最も効果的に動作領域の静電破壊に弱い接合や容量を静電破壊から保護できる。

第6に、保護素子は、静電エネルギーを放電する面が、水平面となる保護ダイオードと異なり、垂直面になるため、チップ面積の増大をほとんど招くことなく、 これを集積化することができるものである。

第7に、保護素子200は、保護素子の端子となる第1N+型領域201および第2N+型領域の少なくともどちらか一方の高濃度領域の幅を5μm以下とすることにより、絶縁領域203に第2の電流経路I2が形成され、電子電流、ホール電流、再結合のいずれも広い範囲に分布し、その分伝導度変調効率が高くなる。

第8に、第2の電流経路 I 2により電流が広い範囲に渡って流れるため温度が低下し、その分キャリアの移動度が上がり、さらに電流が増える。

第9に、第2の電流経路 I 2により、印加される静電気の電圧が高くなればなるほど伝導度変調効率がますます上がり、電流経路が大きく広がるので、伝導度変調効果を自動調整することができる。

第10に、保護素子の一方の端子となる高濃度領域の幅を5μm以下とすることで、第1の電流経路 I 1 も静電気の電圧が高くなればなるほどより深いところに電流が流れるようになり、第2の電流経路 I 2 同様に伝導度変調効果を自動調整することができる。

第11に、第2の電流経路I2となり得る絶縁領域203を十分確保することにより、静電破壊電圧を20倍以上向上させることができる

第12に、 b 構造では、第1N+型領域201の外側の絶縁領域203幅 β を10 μ m以上確保すれば、第2の電流経路I2をより広くして伝導度変調効率をより上昇させることができる。 具体的には β を25 μ m確保すれば a 構造の保護素子に比べ少なくとも約10倍の電流を流すことができる。

第13に、、チップ上の配置によって、十分な β や δ 、または対向面OS間の距離が確保できない場合には、第1N+型領域201を対向面OSから離間する方向に曲折して延在部300を設け、延在部300と他の構成要素との間に幅(γ)10 μ m以上の絶縁領域203を確保し、延在部300と第2N+型領域202間に伝導度変調効率の高い電子電流およびホール電流の経路となる第3の電流経路13を形成する。

これにより、延在部300および第2N+型領域202の外側方向により大きな電流経路を確保できる。装置の深さ方向にも第3の電流経路I3が形成されるため、深さ方向の電流も増加する。

図面の簡単な説明

第1図は本発明を説明するための概念図であり、第2図(A)は本発明を説明するための断面図であり、第2図(B)は本発明を説明するための断面図であり、第2図(C)は本発明を説明するための断面図であり、第2図(D)は本発明を説明するための断面図であり、第2図(D)は本発明を説明するための断面図であり、第4図(A)は本発明を説明するための断面図であり、第4図(A)は本発明を説明するための平面図であり、第4図(B)は本発明を説明するための断面図であり、第5図(A)は本発明を説明するための平面図であり、第5図(B)は本発明を説明する断面図であり、第6図は本発明を説明するための平面図であり、第7図(A)は本発明を説明するための平面図であり、第7図(B)は本発明を説明するための等価

回路図であり、第8図(A)は本発明を説明するための平面図であり、第8図(B) は本発明を説明する等価回路図であり、第8図(C)は本発明を説明する等価回 路図であり、第9図(A)は本発明を説明するための平面図であり、第9図(B) は本発明を説明する断面図であり、第9図(C)は本発明を説明する等価回路図 であり、第10図(A)は本発明を説明するための平面図であり、第10図(B) は本発明を説明する等価回路図であり、第10図(C)は本発明を説明する等価 回路図であり、第11図(A)は従来例を説明するための等価回路図であり、第 11図(B)は従来例を説明するための等価回路図であり、第11図(C)は従 来例を説明するための等価回路図であり、第12図は本発明のデバイスシミュレ ーションの断面モデル図であり、第13図は本発明の電子電流密度分布図であり、 第14図は本発明のホール電流密度分布図であり、第15図は本発明の再結合密 度分布図であり、第16図(A)はa構造の電流経路概要図であり、第16図(B) はb構造の電流経路概要図であり、第17図は本発明の電流一電圧特性図であり、 第18図は本発明のシミュレーション結果であり、第19図(A)は本発明のシ ミュレーション結果であり、第19図(B)は本発明のシミュレーション結果で あり、第19図(C)はb構造の電流経路概要図であり、第20図は本発明のシ ミュレーション結果であり、第21図(A)は本発明のシミュレーション結果で あり、第21図(B)は本発明の平面概要図であり、第22図(A)は本発明の 断面概要図であり、第22図(B)は本発明のシミュレーション結果であり、第 23図(A)は、本発明の平面概要図であり、第23図(B)は本発明のシミュ レーション結果であり、第24図はc構造の電流経路概要図であり、第25図は 本発明の平面概要図であり、第26図(A)は本発明を説明する平面図であり、 第26図(B)は本発明を説明する平面図である。

請 求 の 範 囲

1. 2つの側面を有する第1の高濃度不純物領域と、

前記第1の高濃度不純物領域の1つの側面に対向配置され、該第1の高濃度不純物領域よりもその幅が十分広い第2の高濃度不純物領域と、

前記前記第1および第2の高濃度不純物領域の周囲に配置される絶縁領域と、

前記第1および第2の高濃度不純物領域の対向面間および該両領域の底面付近間の前記絶縁領域に形成され、電子電流およびホール電流の経路となる第1の電流経路と、

前記第2の高濃度不純物領域から、前記第1および第2の高濃度不純物領域よりも十分深い領域を迂回して前記第1の高濃度不純物領域の他の側面に至る前記 絶縁領域に形成され、電子電流およびホール電流の経路となる第2の電流経路と を具備し、

前記第1および第2の高濃度不純物領域を2端子として、被保護素子の2端子間に並列に接続し、

前記被保護素子の2端子間に印加される静電エネルギーを前記第1および第2 の高濃度不純物領域間で放電させ、前記静電エネルギーを減衰させることを特徴 とする保護素子。

- 2. 前記第1の高濃度不純物領域を前記第2の高濃度不純物領域との前記対向面から離間する方向に曲折した延在部を設け、該延在部と前記第2の高濃度不純物領域間の前記絶縁領域に、電子電流およびホール電流の経路となる第3の電流経路を形成することを特徴とする請求の範囲第1項に記載の保護素子。
 - 3. 2つの側面を有する第1の高濃度不純物領域と、

2 つの側面を有し、前記第1の高濃度不純物領域と同等の幅で該領域と互いに 1 つの側面を対向配置した第2 の高濃度不純物領域と、

前記前記第1および第2の高濃度不純物領域の周囲に配置される絶縁領域と、 前記第1および第2の高濃度不純物領域の対向面間および該両領域の底面付近 間の前記絶縁領域に形成され、電子電流およびホール電流の経路となる第1の電 流経路と、

前記第2の高濃度不純物領域の他の側面から、前記第1および第2の高濃度不純物領域よりも十分深い領域を迂回して前記第1の高濃度不純物領域の他の側面に至る前記絶縁領域に形成され、電子電流およびホール電流の経路となる第2の電流経路とを具備し、

前記第1および第2の高濃度不純物領域を2端子として、被保護素子の2端子間に並列に接続し、

前記被保護素子の2端子間に印加される静電エネルギーを前記第1および第2 の高濃度不純物領域間で放電させ、前記静電エネルギーを減衰させることを特徴 とする保護素子。

- 4. 前記第1の高濃度不純物領域を前記第2の高濃度不純物領域との前記対向面から離間する方向に曲折した延在部を設け、該延在部と前記第2の高濃度不純物領域間の前記絶縁領域に、電子電流およびホール電流の経路となる第3の電流経路を形成することを特徴とする請求の範囲第3項に記載の保護素子。
- 5. 前記第2の高濃度不純物領域を前記第1の高濃度不純物領域との前記対向面から離間する方向に曲折した延在部を設け、該延在部と前記第1の高濃度不純物領域間の前記絶縁領域に、電子電流およびホール電流の経路となる第3の電流経路を形成することを特徴とする請求の範囲第3項に記載の保護素子。
- 6. 第1の高濃度不純物領域は、5μm以下の幅であることを特徴とする請求の範囲第1項または請求の範囲第3項に記載の保護素子。
- 7. 前記第2の電流経路は、前記第1の電流経路よりも遙かに高い伝導度変調効率を有することを特徴とする請求の範囲第1項または請求の範囲第3項に記載の保護素子。
- 8. 前記第2の電流経路を通過する電流値は、前記第1の電流経路を通過する電流値と同等以上であることを特徴とする請求の範囲第1項または請求の範囲第3項に記載の保護素子。
 - 9. 第2の電流経路は、前記第1の高濃度不純物領域の前記他の側面から1

0 μ m以上の幅を確保して形成されることを特徴とする請求の範囲第1項または 請求の範囲第3項に記載の保護素子。

- 10. 前記第2の電流経路は、前記第1および第2の高濃度不純物領域底部から深さ方向に20μm以上の幅を確保して形成されることを特徴とする請求の範囲第1項または請求の範囲第3項に記載の保護素子。
- 11. 前記第2の電流経路は、前記静電気エネルギーの増加に従って電流経路が大きく広がることにより伝導度変調効率が向上することを特徴とする請求の範囲第1項または請求の範囲第3項に記載の保護素子。
- 12. 第1の高濃度領域と第2の高濃度領域間の容量が40fF以下で、被保護素子の2端子間に、第1の高濃度領域と第2の高濃度領域の2端子を並列に接続することにより、接続前と比べて静電破壊電圧が10倍以上向上することを特徴とする請求の範囲第1項または請求の範囲第3項に記載の保護素子。
- 13. 前記第3の電流経路は、前記第1の電流経路よりも遙かに高い伝導度変調効率を有することを特徴とする請求の範囲第2項または請求の範囲第4項または請求の範囲第5項に記載の保護素子。
- 14. 第3の電流経路は、前記曲折部の側面から10μm以上の幅を確保して形成されることを特徴とする請求の範囲第2項または請求の範囲第4項または請求の範囲第5項のいずれかに記載の保護素子。
- 15. 前記第3の電流経路は、前記静電気エネルギーの増加に従って電流経路が大きく広がることにより伝導度変調効率が向上することを特徴とする請求の範囲第2項または請求の範囲第4項または請求の範囲第5項のいずれかに記載の保護素子。
 - 16. 第1の高濃度不純物領域と、

第2の高濃度不純物領域と、

前記第1および第2の高濃度不純物領域の周囲に当接して配置された絶縁領域とを有し、

前記第1および第2の高濃度不純物領域の少なくとも一方において、前記両高

濃度不純物領域が対向する面と逆側の前記絶縁領域を10μm以上確保し、

前記第1および第2の高濃度不純物領域を2端子として、PN接合またはショットキ接合を有する被保護素子の2端子間に並列に接続し、

前記被保護素子の2端子間に印加される静電エネルギーを前記第1および第2 の高濃度不純物領域間で放電させ、前記静電エネルギーを減衰させることを特徴 とする保護素子。

17. 第1の高濃度不純物領域と、

第2の高濃度不純物領域と、

前記第1および第2の高濃度不純物領域の周囲に当接して配置された絶縁領域とを有し、

前記第1および第2の高濃度不純物領域の少なくとも一方において、前記両高 濃度不純物領域が対向する面と逆側の前記絶縁領域を10μm以上確保し、

前記第1および第2の高濃度不純物領域を2端子として、容量を構成する被保護素子の2端子間に並列に接続し、

前記被保護素子の2端子間に印加される静電エネルギーを前記第1および第2 の高濃度不純物領域間で放電させ、前記静電エネルギーを減衰させることを特徴 とする保護素子。

18. 第1の高濃度不純物領域と、

第2の高濃度不純物領域と、

前記第1および第2の高濃度不純物領域の周囲に当接して配置された絶縁領域とを有し、

前記第1および第2の高濃度不純物領域が対向する面の延在方向に前記絶縁領域を10μm以上確保し、

前記第1および第2の高濃度不純物領域を2端子として、PN接合またはショットキ接合を有する被保護素子の2端子間に並列に接続し、

前記被保護素子の2端子間に印加される静電エネルギーを前記第1および第2の高濃度不純物領域間で放電させ、前記静電エネルギーを減衰させることを特徴

とする保護素子。

19. 第1の高濃度不純物領域と、

第2の高濃度不純物領域と、

前記第1および第2の高濃度不純物領域の周囲に当接して配置された絶縁領域とを有し、

前記第1および第2の高濃度不純物領域が対向する面の延在方向に前記絶縁領域を10μm以上確保し、

前記第1および第2の高濃度不純物領域を2端子として、容量を構成する被保護素子の2端子間に並列に接続し、

前記被保護素子の2端子間に印加される静電エネルギーを前記第1および第2 の高濃度不純物領域間で放電させ、前記静電エネルギーを減衰させることを特徴 とする保護素子。


要約 書

課題

マイクロ波FETでは、内在するショットキ接合容量またはPN接合容量が小さく、それらの接合が静電気に弱い。しかし、マイクロ波デバイスにおいては、保護ダイオードを接続することによる寄生容量の増加が、高周波特性の劣化を招き、その手法を取ることができなかったという問題があった。


解決手段


P N 接合、ショットキ接合、または容量を有する被保護素子の2端子間に第1 N +型領域 - 絶縁領域 - 第2N + 型領域からなる保護素子を並列に接続する。近接した第1、第2N + 領域間で放電できるので、寄生容量を増やすことなくFE T の動作領域に至る静電エネルギーを減衰させることができる。




200


第3図







第4図










第5図






第6図






(B)





DP

- D


第8図










第9図










第10図










第11図








第12図




第13図


第1N+領域+ 電子電流密度




Abs(eCurrentDensity)




第14図







Abs(hCurrentDensity)




第15図







srhRecombination




第16図






第17図



第18図




(A)

電流、再結合の広がり比較


	a構造		b構造-1			b構造-2			
電子電流密度	y2	x0	掛け算	y2	x0	掛け算	y2	x0	掛け算
	21.9	10.5	230.0	26	15	390.0	23.8	11.3	268. 9
ホール電流密度	y2	x0		y2	x0		y2	x0	
	13.7	6	82. 2.	23.9	12.5	298.8	12.7	7.4	94.0
再結合密度	y2	x0		y2	x0		y2	x0	
	29.7	14.8	439.6	33. 1	20	662.0	33. 9	15.5	525.5

(B)


b構造-3						
y2	x0	掛け算				
69	36. 1	2490.9				
y2	x0					
47.9	29. 1	1393.9				
y2	x0					
80以上	43.9	3512以上				




第20図




第21図







第22図




(B)




第23図




(B)





第24図











被保護素子	. 304	ベース電極
基板	305	コレクタ電極
動作層	400	容量
ソース領域	401	シリコン基板
ドレイン領域	402	埋め込み酸化膜
ゲート電極	403	上層電極
ソース電極	404	下層電極
ドレイン電極	405	絶縁膜
ゲート配線	502	動作領域
ソース配線	503	ゲート電極
ドレイン配線	504	ソース電極
ダイオード	505	ドレイン電極
配線	S	ソース端子
絶縁化層	D	ドレイン端子
保護素子	G	ゲート端子
第1N+型領域	SP	ソースパッド
第2N+型領域	DP	・ドレインパッド
絶縁領域	GP	ゲートパッド
半絶縁領域	Е	エミッタ端子
絶緣化領域	С	コレクタ端子
金属電極	В	ベース端子
絶縁膜	EP	エミッタパッド
金属層	CP	コレクタパッド
動作領域	ВP	ベースパッド
エミッタ電極		
	基動ソドゲソドゲンドダ配絶保第第絶半絶金絶金動板作ーレーーレーーレイ線縁護12縁縁化属縁属作層スイトスイトスイオ 化素NN領領領電膜層領域領極極電線線配ド 層子++域域域極極電線線配ド 観頻域域域域域	基板 305 動作層 400 ソース領域 401 ドレイン領域 402 ゲート電極 403 ソレート電極 405 ゲースの記線 502 ソレイオー 505 配線 504 ダイルド 505 配線 F 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9

- α1 第1N+型領域幅
- α2 第2N+型領域幅
- β 絶縁領域幅
- γ 絶縁領域幅
- δ 絶縁領域深さ
- I1 第1の電流経路
- I2 第2の電流経路
- I3 第3の電流経路
- 300 延在部
- 300a 延在部
- 300b 延在部
- 320 ゲート金属層
- 350 パッドN+型領域